一种半导体器件的形成方法技术

本发明专利技术公开了一种半导体器件的形成方法，包括：在基底的存储区和逻辑区上形成栅极结构材料层、以及栅掩膜结构，栅掩膜结构包括第一掩膜层和第二掩膜层；以栅掩膜结构为掩膜刻蚀栅极结构材料层，以形成第一栅极结构和第二栅极结构，栅极结构的顶部表面具有第一掩膜层；在第二栅极结构的侧壁形成第二侧墙，在第一栅极结构之间形成第一侧墙；以第一掩膜层为掩膜回刻蚀第一侧墙，以暴露出第一栅极结构的侧壁。通过第一掩膜层对第一栅极结构和第二栅极结构的保护作用，可以避免第一栅极结构和第二栅极结构的顶部表面受到刻蚀损伤，刻蚀第一侧墙的过程为回刻蚀，对第一栅极结构和第二栅极结构的侧壁的刻蚀损伤较小，最终形成的半导体器件的性能也更好。器件的性能也更好。器件的性能也更好。

【技术实现步骤摘要】
一种半导体器件的形成方法


[0001]本专利技术涉及半导体
，特别涉及一种半导体器件的形成方法。

技术介绍

[0002]目前的半导体产业中，集成电路产品主要可以分为三大类型：数字电路、模拟电路、数模混合电路，其中，存储器是数字电路中的一个非常重要的类型。近年来，随着半导体工艺的发展，在存储器方面已经开发出了快闪存储器(flash memory)等存取速度很快的存储器。因为快闪存储器可多次进行信息存入、读取和擦除等动作，且具有掉电保护的特性，因此已经广泛应用于电子设备中。而NAND(与非门)快速存储器作为快速存储器的代表，也因为其存储容量大、性能高的特点，广泛应用于读/写要求较高的领域。
[0003]NAND快速存储器的半导体有源区域上通常包括存储区和外围电路区，在存储区中形成有存储区结构，存储区结构包括字线(WL)和选择栅，在外围区中形成有栅极(gate)。字线(WL)是条状分布的多晶硅栅极阵列。而随着半导体集成电路工艺的快速发展，半导体器件的集成度日益增加，字线之间的干扰问题普遍存在于NAND闪存器中。并且，干扰越大，器件的循环周期以及读写次数就越小。
[0004]为降低字线之间的干扰,现有的一种NAND闪存器件采用空隙用于作为空气侧墙，与侧墙材料相比，空气的介电常数较小，所以空气侧墙的设置能够减小NAND闪存器件中相邻字线之间的电容，从而改善所述NAND闪存器件在编程过程中的串扰问题和NAND闪存器件的重复读写能力。
[0005]但是，目前NAND闪存器件等半导体器件的性能仍有待提高。

技术实现思路

[0006]本专利技术的目的在于解决现有技术中，半导体器件性能不佳的问题。本专利技术提供了一种半导体器件的形成方法，可提高半导体器件的性能。
[0007]为解决上述技术问题，本专利技术的实施方式公开了一种半导体器件的形成方法，包括：
[0008]提供基底，所述基底包括存储区和逻辑区；
[0009]在所述基底的所述存储区和所述逻辑区上形成栅极结构材料层、以及位于所述栅极结构材料层上的栅掩膜结构，所述栅掩膜结构包括第一掩膜层和位于所述第一掩膜层上的第二掩膜层；
[0010]以所述栅掩膜结构为掩膜刻蚀所述栅极结构材料层，在所述存储区上形成多个分立的第一栅极结构，在所述逻辑区上形成第二栅极结构,所述第一栅极结构和所述第二栅极结构的顶部表面具有所述第一掩膜层；
[0011]在所述第二栅极结构的侧壁形成第二侧墙，在形成所述第二侧墙的过程中，在所述基底的所述存储区上形成填充满相邻所述第一栅极结构之间的空间的第一侧墙，所述第一侧墙的材料和所述第一掩膜层的材料不同；
[0012]以所述第一掩膜层为掩膜回刻蚀所述第一侧墙，以暴露出所述第一栅极结构的侧壁。
[0013]可选地，以所述第一掩膜层为掩膜回刻蚀所述第一侧墙的方法包括各向异性干法刻蚀工艺。
[0014]可选地，以所述第一掩膜层为掩膜回刻蚀所述第一侧墙之后,去除所述第一掩膜层；去除所述第一掩膜层之后，在所述第一栅极结构的部分侧壁和所述第二栅极结构的部分侧壁形成保护侧墙,且所述保护侧墙暴露出所述第一栅极结构的顶部区域和所述第二栅极结构的顶部区域；形成所述保护侧墙之后，对所述第一栅极结构的顶部区域和所述第二栅极结构的顶部区域进行金属硅化处理，使所述第一栅极结构的顶部区域形成第一金属硅化层，使所述第二栅极结构的顶部区域形成第二金属硅化层。
[0015]可选地，形成所述保护侧墙的方法包括：在所述第一栅极结构的侧壁表面和顶部表面、以及所述第二栅极结构的侧壁表面和顶部表面形成保护侧墙材料层；回刻蚀所述保护侧墙材料层以暴露出所述第一栅极结构的顶部区域和所述第二栅极结构的顶部区域，形成所述保护侧墙。
[0016]可选地，形成所述保护侧墙材料层的方法包括原子层沉积工艺、低压化学气相沉积工艺或者高温氧化工艺。
[0017]可选地，所述保护侧墙的厚度为90埃至120埃；
[0018]在形成所述第一金属硅化层和所述第二金属硅化层之前，所述保护侧墙露出所述第一栅极结构的顶部区域和所述第二栅极结构的顶部区域在垂直于所述基底表面方向上的尺寸分别为90埃至120埃。
[0019]可选地，去除所述第一掩膜层的工艺为干法刻蚀工艺；
[0020]或者，去除所述第一掩膜层的工艺为湿法刻蚀工艺，所述半导体器件的形成方法还包括：在去除所述第一掩膜层之前，且在以所述第一掩膜层为掩膜回刻蚀所述第一侧墙之后，在所述第一栅极结构的侧壁和所述第二栅极结构的侧壁形成氧化保护层；在形成所述保护侧墙的过程中，去除所述第一栅极结构的侧壁顶部和所述第二栅极结构的侧壁顶部的所述氧化保护层，以暴露出所述第一栅极结构的顶部区域和所述第二栅极结构的顶部区域。
[0021]可选地，以所述第一掩膜层为掩膜回刻蚀所述第一侧墙之后，所述第一侧墙保留部分构成残余侧墙，所述残余侧墙在垂直于所述基底表面的厚度为180埃至210埃。
[0022]可选地，在形成所述第一栅极结构的过程中，部分所述第一栅极结构上的所述第二掩膜层被去除，或者，全部所述第一栅极结构上的所述第二掩膜层被去除；在形成所述第二栅极结构的步骤中，保留所述第二栅极结构上的所述第一掩膜层和所述第二掩膜层；
[0023]当在形成所述第一栅极结构和所述第二栅极结构的步骤中，所述第一栅极结构和所述第二栅极结构上具有所述第二掩膜层时，还包括：以所述第一掩膜层为掩膜回刻蚀所述第一侧墙之后,去除所述第一掩膜层和所述第二掩膜层。
[0024]可选地，所述第一掩膜层的材料包括氮化硅；所述第二掩膜层的材料包括氧化硅；
[0025]所述第一掩膜层的厚度为360埃至500埃；所述第二掩膜层的厚度为900埃至1100埃。
[0026]可选地，所述栅掩膜结构还包括：位于所述第一掩膜层底部的第三掩膜层，所述第
三掩膜层用于降低所述第一掩膜层对所述第一栅极结构和所述第二栅极结构的应力；所述半导体器件的形成方法还包括：以所述第一掩膜层为掩膜回刻蚀所述第一侧墙之后,去除所述第一掩膜层和所述第三掩膜层。
[0027]可选地，所述第三掩膜层的材料包括氧化硅；所述第三掩膜层的厚度为40埃至60埃。
[0028]可选地，所述第一侧墙和所述第二侧墙均为单层结构；所述第一侧墙和所述第二侧墙的材料包括氧化硅。
[0029]可选地，在以所述第一掩膜层为掩膜回刻蚀所述第一侧墙之前，在所述第一侧墙和所述第一栅极结构和所述第二栅极结构上、所述第二侧墙的表面和所述基底表面形成刻蚀停止层；形成所述刻蚀停止层之后，形成第一介质层，且所述第一介质层填充在所述第二栅极结构的侧部；在以所述第一掩膜层为掩膜回刻蚀所述第一侧墙的过程中，刻蚀去除所述第一介质层、所述存储区上的所述刻蚀停止层、所述第二栅极结构侧壁的所述刻蚀停止层，保留所述逻辑区的所述基底表面的所述刻蚀停止层。
[0030]可选地，所述刻蚀停止层的材料包括氮化硅，所述刻蚀停止层的厚度为300埃至400埃；所述第一介质层的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底，所述基底包括存储区和逻辑区；在所述基底的所述存储区和所述逻辑区上形成栅极结构材料层、以及位于所述栅极结构材料层上的栅掩膜结构，所述栅掩膜结构包括第一掩膜层和位于所述第一掩膜层上的第二掩膜层；以所述栅掩膜结构为掩膜刻蚀所述栅极结构材料层，在所述存储区上形成多个分立的第一栅极结构，在所述逻辑区上形成第二栅极结构,所述第一栅极结构和所述第二栅极结构的顶部表面具有所述第一掩膜层；在所述第二栅极结构的侧壁形成第二侧墙，在形成所述第二侧墙的过程中，在所述基底的所述存储区上形成填充满相邻所述第一栅极结构之间的空间的第一侧墙，所述第一侧墙的材料和所述第一掩膜层的材料不同；以所述第一掩膜层为掩膜回刻蚀所述第一侧墙，以暴露出所述第一栅极结构的侧壁。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，以所述第一掩膜层为掩膜回刻蚀所述第一侧墙的方法包括各向异性干法刻蚀工艺。3.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：以所述第一掩膜层为掩膜回刻蚀所述第一侧墙之后,去除所述第一掩膜层；去除所述第一掩膜层之后，在所述第一栅极结构的部分侧壁和所述第二栅极结构的部分侧壁形成保护侧墙,且所述保护侧墙暴露出所述第一栅极结构的顶部区域和所述第二栅极结构的顶部区域；形成所述保护侧墙之后，对所述第一栅极结构的顶部区域和所述第二栅极结构的顶部区域进行金属硅化处理，使所述第一栅极结构的顶部区域形成第一金属硅化层，使所述第二栅极结构的顶部区域形成第二金属硅化层。4.根据权利要求3所述的半导体器件的形成方法，其特征在于，形成所述保护侧墙的方法包括：在所述第一栅极结构的侧壁表面和顶部表面、以及所述第二栅极结构的侧壁表面和顶部表面形成保护侧墙材料层；回刻蚀所述保护侧墙材料层以暴露出所述第一栅极结构的顶部区域和所述第二栅极结构的顶部区域，形成所述保护侧墙。5.根据权利要求4所述的半导体器件的形成方法，其特征在于，形成所述保护侧墙材料层的方法包括原子层沉积工艺、低压化学气相沉积工艺或者高温氧化高温氧化工艺。6.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述保护侧墙的厚度为90埃至120埃；在形成所述第一金属硅化层和所述第二金属硅化层之前，所述保护侧墙露出所述第一栅极结构的顶部区域和所述第二栅极结构的顶部区域在垂直于所述基底表面方向上的尺寸分别为90埃至120埃。7.根据权利要求3所述的半导体器件的形成方法，其特征在于，去除所述第一掩膜层的工艺为干法刻蚀工艺；或者，去除所述第一掩膜层的工艺为湿法刻蚀工艺，所述半导体器件的形成方法还包括：在去除所述第一掩膜层之前，且在以所述第一掩膜层为掩膜回刻蚀所述第一侧墙之后，在所述第一栅极结构的侧壁和所述第二栅极结构的侧壁形成氧化保护层；在形成所述保护侧墙的过程中，去除所述第一栅极结构的侧壁顶部和所述第二栅极结构的侧壁顶部的所述氧化保护层，以暴露出所述第一栅极结构的顶部区域和所述第二栅极结构的顶部区域。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，以所述第一掩膜层为掩膜回刻蚀所述第一侧墙之后，所述第一侧墙保留部分构成残余侧墙，所述残余侧墙在垂直于所述基底表面的厚度为180埃至210埃。9.根据权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述第一栅极结构的过程中，部分所...

【专利技术属性】
技术研发人员：王海英，韩亮，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：