集成式组合件以及形成集成式组合件的方法技术

本申请案涉及集成组合件，以及形成集成组合件的方法。一些实施例包含一种方法，其中将第一堆叠形成为包含含金属第一层、所述第一层之上的第二层，以及所述第二层之上的含金属第三层。将第一开口形成为延伸穿过所述第二和第三层。将牺牲材料形成于所述第一开口内。将第二堆叠形成于所述第一堆叠之上。将第二开口穿过形成所述第二堆叠，且延伸穿过所述牺牲材料。将第一半导体材料形成于所述第二开口内。将第三开口形成穿过所述第二堆叠且到达所述第二层。去除所述第二层以形成导管。将经导电掺杂的第二半导体材料形成于所述导管内。掺杂剂从所述经导电掺杂的第二半导体材料向外扩散到所述第一半导体材料中。一些实施例包含集成组合件。成组合件。成组合件。

【技术实现步骤摘要】
集成式组合件以及形成集成式组合件的方法


[0001]形成集成式组合件(例如，集成存储器装置)的方法。集成式组合件。

技术介绍

[0002]存储器为电子系统提供数据存储。快闪存储器是一种类型存储器，且大量用于现代计算机和装置中。举例来说，现代个人计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器的快闪存储器来替代常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。
[0003]NAND可以是快闪存储器的基本架构，且可经配置以包括竖直堆叠的存储器单元。
[0004]在具体地描述NAND之前，可能有帮助的是更一般地描述集成式布置内的存储器阵列的关系。图1示出包含以下各项的现有技术装置1000的框图：存储器阵列1002，其具有布置成行和列的多个存储器单元1003；以及存取线1004(例如，用以传导信号WL0到WLm的字线)和第一数据线1006(例如，用以传导信号BL0到BLn的位线)。存取线1004和第一数据线1006可用于将信息传送到存储器单元1003且从所述存储器单元传送信息。行解码器1007和列解码器1008解码地址线1009上的地址信号A0到AX以确定要存取存储器单元1003中的哪些存储器单元。感测放大器电路1015操作以确定从存储器单元1003读取的信息的值。I/O电路1017在存储器阵列1002与输入/输出(I/O)线1005之间传送信息值。I/O线1005上的信号DQ0到DQN可表示从存储器单元1003读取或待写入到所述存储器单元中的信息的值。其它装置可通过I/O线1005、地址线1009或控制线1020与装置1000通信。存储器控制单元1018用于控制将在存储器单元1003上执行的存储器操作，并利用控制线1020上的信号。装置1000可分别在第一供应线1030和第二供应线1032上接收供应电压信号Vcc和Vss。装置1000包含选择电路1040和输入/输出(I/O)电路1017。选择电路1040可经由I/O电路1017对信号CSEL1到CSELn作出响应，以选择第一数据线1006和第二数据线1013上的可表示待从存储器单元1003读取或待编程到所述存储器单元中的信息的值的信号。列解码器1008可基于地址线1009上的A0到AX地址信号来选择性地激活CSEL1到CSELn信号。选择电路1040可选择第一数据线1006和第二数据线1013上的信号，以在读取和编程操作期间，提供存储器阵列1002与I/O电路1017之间的通信。
[0005]图1的存储器阵列1002可以是NAND存储器阵列，且图2示出可用于图1的存储器阵列1002的三维NAND存储器装置200的示意图。装置200包括多串电荷存储装置。在第一方向(Z
‑
Z')上，每串电荷存储装置可包括例如堆叠在彼此上方的三十二个电荷存储装置，其中每个电荷存储装置对应于例如三十二层级(例如，层级0到层级31)中的一者。相应串的电荷存储装置可共享共用沟道区，例如形成在相应半导体材料(例如，多晶硅)柱中的共用沟道区，所述串电荷存储装置围绕所述半导体材料柱形成。在第二方向(X
‑
X')上，多串中的每一第一群组，例如十六个第一群组可包括例如共享多个(例如，三十二个)存取线(即，“全局控
制栅极(CG)线”，也被称为字线WL)的八个串。存取线中的每一者可耦合层级内的电荷存储装置。当每一电荷存储装置包括能够存储两个信息位的单元时，由同一存取线耦合(且因此对应于同一层级)的电荷存储装置可被逻辑分组成例如两页，例如P0/P32、P1/P33、P2/P34等。在第三方向(Y
‑
Y')上，多个串中的每一第二群组，例如八个第二群组可包括由八个数据线中的对应一个耦合的十六个串。存储器块的大小可包括1,024页，且总共约16MB(例如，16个字线x32个层级*2个位＝1,024页/块，块大小＝1,024页x16KB/页＝16MB)。串、层级、存取线、数据线、第一群组、第二群组和/或页的数目可比图2中所示出的那些数目大或小。
[0006]图3示出在X
‑
X'方向上的图2的3D NAND存储器装置200的存储器块300的横截面图，所述存储器块包含相对于图2描述的串的十六个第一群组中的一个第一群组中的十五串电荷存储装置。多串存储器块300可分组成多个子集310、320、330(例如，拼片列)，例如拼片列
I
、拼片列
j
和拼片列
K
，其中每个子集(例如，拼片列)包括存储器块300的“局部块”(子块)。全局漏极侧选择栅极(SGD)线340可耦合到所述多串的SGD。举例来说，全局SGD线340可经由多个(例如，三个)子SGD驱动器332、334、336中的对应子SGD驱动器耦合到多个(例如，三个)子SGD线342、344、346，其中每一子SGD线对应于相应子集(例如，拼片列)。子SGD驱动器332、334、336中的每一者可独立于其它局部块的串的SGD而同时耦合或切断对应局部块(例如拼片列)的串的SGD。全局源极侧选择栅极(SGS)线360可耦合到多个串的SGS。举例来说，全局SGS线360可经由多个子SGS驱动器322、324、326中的对应子SGS驱动器耦合到多个子SGS线362、364、366，其中每一子SGS线对应于相应子集(例如，拼片列)。子SGS驱动器322、324、326中的每一个可独立于其它局部块的串的SGS而同时耦合或切断对应局部块(例如，拼片列)的串的SGS。全局存取线(例如全局CG线)350可耦合对应于多个串中的每一个的相应层级的电荷存储装置。每一全局CG线(例如全局CG线350)可经由多个子串驱动器312、314和316中的对应一个耦合到多个子存取线(例如子CG线)352、354、356。子串驱动器中的每一者可独立于其它部分块和/或其它层级的电荷存储装置而同时耦合或切断对应于相应局部块和/或层级的电荷存储装置。对应于相应子集(例如局部块)和相应层级的电荷存储装置可包括电荷存储装置的“局部层级”(例如单个“拼片”)。对应于相应子集(例如局部块)的串可耦合到子源372、374和376(例如“拼片源”)中的对应一个，其中每一子源耦合到相应电源。
[0007]替代地，参考图4的示意性图示来描述NAND存储器装置200。
[0008]存储器阵列200包含字线2021到202
N
，以及位线2281到228
M
。
[0009]存储器阵列200还包含NAND串2061到206
M
。每一NAND串包含电荷存储晶体管2081到208
N
。电荷存储晶体管可使用浮动栅极材料(例如，多晶硅)来存储电荷，或可使用电荷俘获材料(例如氮化硅、金属纳米点等)来存储电荷。
[0010]电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成集成组合件的方法，其包括：形成第一堆叠，其包括含金属第一层、在所述第一层之上的第二层，以及在所述第二层之上的含金属第三层；所述第二层包括第一牺牲材料；形成第一开口以延伸穿过所述第一堆叠的所述第二和第三层；在所述第一开口内形成第二牺牲材料；在所述第一堆叠之上形成第二堆叠；所述第二堆叠具有交替的第一和第二级；形成第二开口以穿过所述第二堆叠且到达所述第二牺牲材料；使所述第二开口延伸穿过所述第二牺牲材料；在所述经延伸的第二开口内形成第一半导体材料；形成第三开口以穿过所述第二堆叠，穿过所述第三层，且到达所述第二层的所述第一牺牲材料；去除所述第二层的所述第一牺牲材料以形成导管；在所述导管内形成经导电掺杂的第二半导体材料；使掺杂剂从所述经导电掺杂的第二半导体材料向外扩散到所述第一半导体材料中，所述经向外扩散的掺杂剂向上延伸到所述第一级中的至少一者；以及在所述第一级内形成导电材料。2.根据权利要求1所述的方法，其包含沿所述第一级形成存储器单元，其中所述存储器单元包括所述第一半导体材料的区；其中所述集成组合件包含包括所述存储器单元的存储器装置；且其中所述第一层、所述第三层和所述经导电掺杂的第二半导体材料一起形成所述存储器装置的源极结构的至少一部分。3.根据权利要求2所述的方法，其进一步包括将源极选择装置形成为包括所述第一层级中的所述至少一者。4.根据权利要求1所述的方法，其中所述第二牺牲材料包括钨。5.根据权利要求4所述的方法，其进一步包括用包括二氧化硅的第一衬层且用包括金属氮化物的第二衬层为所述第一开口加衬；且其中所述钨形成为直接抵靠所述第二衬层的所述金属氮化物。6.根据权利要求5所述的方法，其中所述金属氮化物包括氮化钛。7.根据权利要求1所述的方法，其中所述第一和第三层包括相对于彼此不同的成分。8.根据权利要求1所述的方法，其中所述第一和第三层包括相同的成分。9.根据权利要求1所述的方法，其中所述第一和第三层包括WSi，其中化学式指示基本组分而不是特定化学计量。10.根据权利要求9所述的方法，其中所述第一牺牲材料包括金属氮化物。11.根据权利要求9所述的方法，其中所述第一牺牲材料包括氮化钛。12.根据权利要求11所述的方法，其进一步包括在去除所述第一牺牲材料之前，用保护材料为所述第三开口的侧壁表面加衬；且其中所述保护材料基本上由硅组成。13.根据权利要求12所述的方法，其中所述第三开口延伸到所述第二层中。14.根据权利要求13所述的方法，其中所述保护材料是沿所述第三层而不是沿所述第二层。15.一种形成集成组合件的方法，其包括：
形成第一堆叠，其包括第一层、在所述第一层之上的第二层，以及在所述第二层之上的第三层；所述第一和第三层包括WSi，其中化学式指示基本组分而不是特定化学计量；所述第二层包括TiN，其中化学式指示基本组分而不是特定化学计量；形成第一开口以延伸穿过所述第一堆叠的第二和第三层；在所述第一开口内形成衬层来为所述第一开口加衬；所述衬层包括在第一材料之上含有第二材料的层压体配置，所述第一材料包括二氧化硅，且所述第二材料包括氮化钛；在所述经加衬的第一开口内形成含钨插塞；在所述第一堆叠之上形成第二堆叠；所述第二堆叠具有交替的第一和第二级；形成第二开口以穿过所述第二堆叠且到达所述含钨插塞；去除所述含钨插塞以延伸所述第二开口；在所述经延伸的第二开口内形成第一半导体材料；形成第三开口以穿过所述第二堆叠，穿过所述第三层，且到达所述第二层；用保护材料为所述第三开口的侧壁表面的上部部分加衬，且接着去除所述第二层以形成导管；在所述导管内形成经导电掺杂的第二半导体材料；使掺杂剂从...

【专利技术属性】
技术研发人员：G，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：