一种半导体器件及其制造方法技术

本申请提供一种半导体器件及其制造方法，半导体器件可以包括衬底，以及衬底上的外围电路和存储单元，存储单元中的氢元素高于外围电路中的氢元素，外围电路和存储单元之间利用隔离层隔开，隔离层包括第一介质层、导体层和第二介质层的叠层，这样隔离层可以阻止存储单元中的氢元素向外围电路中扩散，保护外围电路的性能不受氢元素影响，提高了器件性能。提高了器件性能。提高了器件性能。

【技术实现步骤摘要】
一种半导体器件及其制造方法


[0001]本专利技术涉及半导体器件及其制造领域，特别涉及一种半导体器件及其制造方法。

技术介绍

[0002]通常，存储器件可以被划分为在其中设置存储数据的存储单元(cell)阵列的存储区域，以及在其中设置于数据输入/输出相关的外围电路(peripheral circuits，peri)的外围区域。
[0003]现有的3D NAND中，外围区域和存储区域对氢(H)元素的需求不同，存储区域的沟道需要利用H来修复缺陷，而外围区域则没有这种需求，目前的3D NAND器件中，外围区域容易被H接触，影响其性能。

技术实现思路

[0004]有鉴于此，本申请的目的在于提供一种半导体器件及其制造方法，利用隔离层隔离外围电路和存储单元，提高了器件性能。
[0005]本申请实施例提供了一种半导体器件，包括：
[0006]衬底，以及衬底上的外围电路和存储单元；所述存储单元中的氢元素高于所述外围电路中的氢元素；
[0007]所述外围电路和所述存储单元之间利用隔离层隔开，所述隔离层包括第一介质层、导体层和第二介质层的叠层。
[0008]可选的，所述外围电路位于所述存储单元和所述衬底之间，所述存储单元上形成有氮化硅层，以利用所述氮化硅层提供氢源；或，
[0009]所述存储单元位于所述外围电路和所述衬底之间，所述存储单元和所述衬底之间还形成有氮化硅层，以利用所述氮化硅层提供氢源；或，
[0010]所述外围电路所在衬底区域位于所述存储单元所在衬底区域之外，所述外围电路和所述存储单元上形成有氮化硅层，以利用所述氮化硅层为所述存储单元提供氢源，所述隔离层还形成于所述氮化硅层和所述外围电路之间。
[0011]可选的，所述外围电路位于所述存储单元和所述衬底之间时，所述存储单元通过键合形成于所述外围电路之上；所述存储单元位于所述外围电路和所述衬底之间时，所述外围电路通过键合形成于所述存储单元之上。
[0012]可选的，所述外围电路上方或下方的隔离层中形成有贯穿所述隔离层的通孔，所述通孔中形成有导体塞和包围所述导体塞侧壁的第三介质层，所述导体塞用于连接所述外围电路和所述存储单元。
[0013]可选的，所述第三介质层的材料为氧化硅，所述导体塞的材料为钨。
[0014]可选的，所述第一介质层和所述第二介质层的材料为氧化硅，所述导体层的材料为氮化钛。
[0015]本申请实施例还提供了一种半导体器件的制造方法，包括：
[0016]提供衬底；
[0017]在衬底上形成外围电路，存储单元，以及位于所述外围电路和所述存储单元之间的隔离层；所述存储单元中的氢元素高于所述外围电路中的氢元素，所述隔离层包括第一介质层、导体层和第二介质层的叠层。
[0018]可选的，在所述衬底上形成外围电路、存储单元，以及位于所述外围电路和所述存储单元之间的隔离层，包括：
[0019]在所述衬底上依次形成外围电路、所述外围电路上的隔离层、所述隔离层上的存储单元、所述存储单元上的氮化硅层；所述氮化硅层用于提供氢源；或，
[0020]在所述衬底上依次形成氮化硅层、所述氮化硅层上的存储单元、所述存储单元上的隔离层、所述隔离层上的外围电路；所述氮化硅层用于提供氢源；或，
[0021]在所述衬底上形成外围电路、位于所述外围电路侧壁和顶部的隔离层、位于所述外围电路所在衬底区域之外的衬底区域的存储单元、所述外围电路和所述存储单元上的氮化硅层；所述氮化硅层用于提供氢源；或，
[0022]在所述衬底上形成存储单元、位于所述存储单元侧壁的第一隔离部分、位于所述存储单元所在衬底区域之外的衬底区域的外围电路、所述外围电路顶部的第二隔离部分、所述外围电路和所述存储单元上的氮化硅层；所述氮化硅层用于提供氢源；所述第一隔离部分和所述第二隔离部分构成隔离层。
[0023]可选的，所述外围电路位于所述存储单元和所述衬底之间时，所述存储单元通过键合形成于所述外围电路之上；所述存储单元位于所述外围电路和所述衬底之间时，所述外围电路通过键合形成于所述存储单元之上。
[0024]可选的，所述方法还包括：
[0025]在所述外围电路上方的隔离层中形成贯穿所述隔离层的通孔；所述通孔的侧壁上形成有第三介质层；
[0026]在所述通孔中形成导体塞，所述导体塞用于连接所述外围电路和所述存储单元。
[0027]可选的，在所述外围电路上方或下方的隔离层中形成贯穿所述隔离层的通孔，包括：
[0028]对所述外围电路上方的第二介质层、导体层、第一介质层进行刻蚀，得到第一开口；所述第一开口底部剩余部分第一介质层；
[0029]对所述第一开口侧壁的导体层进行回刻；
[0030]在所述第一开口侧壁和底部形成第三介质层；
[0031]对所述第一开口底部的第三介质层和第一介质层进行刻蚀得到贯穿所述隔离层的通孔。
[0032]可选的，在所述外围电路上方的隔离层中形成贯穿所述隔离层的通孔，包括：
[0033]对所述外围电路上方的隔离层中位于导体层上方的第二介质层进行刻蚀得到第二开口；
[0034]对第二开口底部和侧壁的导体层进行刻蚀得到第三开口；
[0035]在所述第三开口侧壁形成第三介质层；
[0036]对所述第三开口底部的第三介质层和第一介质层进行刻蚀，得到贯穿所述隔离层的通孔。
[0037]可选的，所述第三介质层的材料为氧化硅，所述导体塞的材料为钨。
[0038]可选的，所述第一介质层和所述第二介质层的材料为氧化硅，所述导体层的材料为氮化钛。
[0039]本申请实施例提供了一种半导体器件及其制造方法，半导体器件可以包括衬底，以及衬底上的外围电路和存储单元，存储单元中的氢元素高于外围电路中的氢元素，外围电路和存储单元之间利用隔离层隔开，隔离层包括第一介质层、导体层和第二介质层的叠层，这样隔离层可以阻止存储单元中的氢元素向外围电路中扩散，保护外围电路的性能不受氢元素影响，提高了器件性能。
附图说明
[0040]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0041]图1示出了本申请实施例一种半导体器件的结构示意图；
[0042]图2示出了本申请实施例另一种半导体器件的结构示意图；
[0043]图3示出了本申请实施例又一种半导体器件的结构示意图；
[0044]图4示出了本申请实施例一种半导体器件的制造方法的流程图；
[0045]图5
‑
图16示出了本申请实施例提供的半导体器件的制造过程中的结构示意图。
具体实施方式
[0046]为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底，以及衬底上的外围电路和存储单元；所述存储单元中的氢元素高于所述外围电路中的氢元素；所述外围电路和所述存储单元之间利用隔离层隔开，所述隔离层包括第一介质层、导体层和第二介质层的叠层。2.根据权利要求1所述的半导体器件，其特征在于，所述外围电路位于所述存储单元和所述衬底之间，所述存储单元上形成有氮化硅层，以利用所述氮化硅层提供氢源；或，所述存储单元位于所述外围电路和所述衬底之间，所述存储单元和所述衬底之间还形成有氮化硅层，以利用所述氮化硅层提供氢源；或，所述外围电路所在衬底区域位于所述存储单元所在衬底区域之外，所述外围电路和所述存储单元上形成有氮化硅层，以利用所述氮化硅层为所述存储单元提供氢源，所述隔离层还形成于所述氮化硅层和所述外围电路之间。3.根据权利要求1所述的半导体器件，其特征在于，所述外围电路位于所述存储单元和所述衬底之间时，所述存储单元通过键合形成于所述外围电路之上；所述存储单元位于所述外围电路和所述衬底之间时，所述外围电路通过键合形成于所述存储单元之上。4.根据权利要求1
‑
3任意一项所述的半导体器件，其特征在于，所述外围电路上方或下方的隔离层中形成有贯穿所述隔离层的通孔，所述通孔中形成有导体塞和包围所述导体塞侧壁的第三介质层，所述导体塞用于连接所述外围电路和所述存储单元。5.根据权利要求4所述的半导体器件，其特征在于，所述第三介质层的材料为氧化硅，所述导体塞的材料为钨。6.根据权利要求1
‑
3任意一项所述的半导体器件，其特征在于，所述第一介质层和所述第二介质层的材料为氧化硅，所述导体层的材料为氮化钛。7.一种半导体器件的制造方法，其特征在于，包括：提供衬底；在所述衬底上形成外围电路，存储单元，以及位于所述外围电路和所述存储单元之间的隔离层；所述存储单元中的氢元素高于所述外围电路中的氢元素，所述隔离层包括第一介质层、导体层和第二介质层的叠层。8.根据权利要求7所述的方法，其特征在于，在所述衬底上形成外围电路、存储单元，以及位于所述外围电路和所述存储单元之间的隔离层，包括：在所述衬底上依次形成外围电路、所述外围电路上的隔离层、所述隔离...

【专利技术属性】
技术研发人员：姚兰，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：