半导体元件的制备方法技术

本公开提供一种半导体元件的制备方法。该制备方法的步骤包括：产生至少一沟槽在一基底中；形成一介电膜在该沟槽中的该基底上；沉积一第一导电层在该介电膜上以部分充填该沟槽；沉积一隔离膜在该第一导电层上；沉积一第二导电层以埋藏该隔离膜；以及凹陷该第一导电层直到完全移除该隔离膜为止。由于该隔离膜沉积在该第一导电层上，因此可精确地控制多余的第一导电层的蚀刻深度。

【技术实现步骤摘要】
半导体元件的制备方法
本申请案主张2020年1月31日申请的美国正式申请案第16/778,924号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。本公开是涉及一种半导体元件的制备方法。特别是有关于一种内凹存取元件(recessedaccessdevice，RAD)晶体管的制备方法。
技术介绍
不同半导体元件的制造是具有微小化的共同目标，而这样的半导体元件是例如存储器元件、逻辑元件以及微处理器。当特征尺寸缩减时，晶体管的电性操作(electricaloperation)则变得更困难。当由于微小化而使晶体管通道的宽度变得非常小时，则产生一个贡献给此困难的因素，短通道效应(short-channeleffect)。即使一临界电压(Vt)并未施加到该栅极，而这会造成激活该晶体管。新型态的晶体管已研发，以克服借由形成一较宽通道在相同水平空间中的现有晶体管所遭受的短通道效应。例如，已知的一内凹存取元件(recessedaccessdevice，RAD)晶体管，该RAD晶体管包括一晶体管栅极(字元线)，其是部分形成在一半导体本文档来自技高网...

【技术保护点】
1.一种半导体元件的制备方法，包括：/n产生至少一沟槽在一基底中；/n形成一介电膜在该沟槽中的该基底上；/n沉积一第一导电层在该介电膜上以部分充填该沟槽；/n沉积一隔离膜在该第一导电层上，其中该第一导电层围绕位在该沟槽中的该隔离膜；/n沉积一第二导电层在该隔离膜上，其中该隔离膜围绕位在该沟槽中的该第二导电层；以及/n凹陷该第一导电层，直到完全移除该隔离膜为止，以形成至少一字元线。/n

【技术特征摘要】
20200131 US 16/778,9241.一种半导体元件的制备方法，包括：
产生至少一沟槽在一基底中；
形成一介电膜在该沟槽中的该基底上；
沉积一第一导电层在该介电膜上以部分充填该沟槽；
沉积一隔离膜在该第一导电层上，其中该第一导电层围绕位在该沟槽中的该隔离膜；
沉积一第二导电层在该隔离膜上，其中该隔离膜围绕位在该沟槽中的该第二导电层；以及
凹陷该第一导电层，直到完全移除该隔离膜为止，以形成至少一字元线。


2.如权利要求1所述的半导体元件的制备方法，其中，该字元线的一顶表面是低于该基底的一上表面。


3.如权利要求1所述的半导体元件的制备方法，还包括引入多个掺杂物进入该基底，以形成多个杂质区，该多个杂质区是以该沟槽而分开设置。


4.如权利要求1所述的半导体元件的制备方法，还包括沉积一盖层以覆盖该字元线。


5.如权利要求4所述的半导体元件的制备方法，其中，该沟槽的产生包括：
形成一牺牲层在该基底上；
产生至少一开孔穿经该牺牲层；以及
...

【专利技术属性】
技术研发人员：黄至伟，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71