半导体结构制作方法及半导体结构技术

本发明专利技术实施例属于半导体制造技术领域，涉及一种半导体结构制作方法及半导体结构，用于解决电容连接线内容易形成缝隙，进而影响动态随机存储器性能的问题。该半导体结构制作方法包括：在基底上形成位线结构，相邻位线上的绝缘结构之间围设成填充通道；在填充通道内形成导电体；沿垂直于位线长度方向在导电体上形成切缝，以将导电体分隔成多个导电块，每一导电块与基底上的一个晶体管连接。与先在基底上形成具有多个孔洞的绝缘结构，之后在孔洞内形成电容连接线相比，在填充通道内形成导电体时，导电材料由填充通道相对的两个侧壁向内移动，封口速度较慢，减小了形成在导电块内的缝隙体积，进而提高了半导体结构的性能。

【技术实现步骤摘要】
半导体结构制作方法及半导体结构
本专利技术实施例涉及半导体制造
，尤其涉及一种半导体结构制作方法及半导体结构。
技术介绍
随着存储设备技术的逐渐发展，动态随机存储器(DynamicRandomAccessMemory，简称DRAM)以其较高的密度以及较快的读写速度逐渐应用在各种电子设备中。动态随机存储器通常包括电容结构和晶体管结构，晶体管结构与电容结构相连，以通过晶体管结构读取存储在电容结构中的数据，或者将数据写入到电容结构中。相关技术中，晶体管结构包括基底，基底上设置有绝缘结构，绝缘结构上具有延伸至基底的多个孔洞，每一孔洞内设置填充有电容连接线，使得基底内的晶体管可以通过电容连接线与电容结构连接，实现数据的读取和写入。制作时，先在基底上形成绝缘结构，并且在绝缘结构上形成多个孔洞，之后采用沉积的方式，在孔洞内沉积导电材料，以在孔洞内形成电容连接线然而，通过沉积的方式形成电容连接线，容易在电容连接线内形成缝隙，进而影响动态随机存储器的性能。
技术实现思路
有鉴于此，本专利技术实施例提供一种半导体结构制作方本文档来自技高网...

【技术保护点】
1.一种半导体结构制作方法，其特征在于，包括：/n提供基底；/n在所述基底上形成位线结构，所述位线结构包括平行且间隔设置的多个位线，所述位线的侧壁和顶部包裹有绝缘结构；相邻所述位线上的所述绝缘结构之间具有填充通道；/n在所述填充通道内填充导电材料，以形成导电体；所述导电体与所述基底上的晶体管连接；/n沿垂直于所述位线的长度方向在所述导电体上形成切缝，以形成间隔分布在所述基底上的多个导电块，每一所述导电块与所述基底上的一个所述晶体管连接。/n

【技术特征摘要】
1.一种半导体结构制作方法，其特征在于，包括：
提供基底；
在所述基底上形成位线结构，所述位线结构包括平行且间隔设置的多个位线，所述位线的侧壁和顶部包裹有绝缘结构；相邻所述位线上的所述绝缘结构之间具有填充通道；
在所述填充通道内填充导电材料，以形成导电体；所述导电体与所述基底上的晶体管连接；
沿垂直于所述位线的长度方向在所述导电体上形成切缝，以形成间隔分布在所述基底上的多个导电块，每一所述导电块与所述基底上的一个所述晶体管连接。


2.根据权利要求1所述的半导体结构制作方法，其特征在于，所述导电体内具有缝隙；
沿垂直于所述位线的长度方向在所述导电体上形成切缝，以形成间隔分布在所述基底上的多个导电块之后还包括：
在所述导电块的顶壁和侧壁上形成导电覆盖层，部分所述导电覆盖层填充在所述缝隙内。


3.根据权利要求2所述的半导体结构制作方法，其特征在于，通过低压力化学气相沉积法形成所述导电覆盖层。


4.根据权利要求2所述的半导体结构制作方法，其特征在于，
所述导电覆盖层还覆盖在所述切缝对应的所述基底上；
在形成所述导电覆盖层之后还包括去除所述切缝对应的所述基底上的所述导电覆盖层。


5.根据权利要求4所述的半导体结构制作方法，其特征在于，去除所述切缝对应的所述基底上的所述导电覆盖层之后还包括：
去除所述导电覆盖层棱边处的部分材料；
在所述切缝内填充绝缘块。


6.根据权利要求5所述的半导体结构制作方法，其特征在于，通过蚀刻的方式去除所述切缝对应的所述基底上的所述导电覆盖层，在蚀刻所述基底上的所述导电覆盖层的同时所述导电覆盖层棱边处的部分材料被去除。


7.根据权利要求5所述的半导体结构制作方法，其特征在于，在所述切缝内填充绝缘块包括：
形成绝缘材料层，所述绝缘材料层覆盖所述导电块和所述位线结构背离所述基底的顶部，并且所述绝缘材料层充满所述切缝。


8.根据权利要求7所述的半导体结构制作方法，其特征在于，形成所述绝缘材料层之后还包括：
去除位于所述导电块和所述位线结构顶部的所述绝缘材料层，以形成位于所述切缝内的所述绝缘...

【专利技术属性】
技术研发人员：卢经文，洪海涵，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34