半导体存储器及其形成方法技术

本发明专利技术涉及一种半导体存储器及其形成方法。所述半导体存储器的形成方法包括如下步骤：提供衬底，所述衬底包括存储区域以及位于所述存储区域外部的外围区域，所述存储区域具有多个位线接触部和多个电容接触部、所述外围区域具有外围栅极接触部和外围电路接触部；形成多条位线、并同时形成外围栅极；形成位线隔离层、并同时形成外围栅极隔离层；形成与所述电容接触部接触的第一电容导电层、并同时形成与所述外围电路接触部接触的第一外围导电层；于所述位线隔离层内形成第一空气隙、并同时于所述外围栅极隔离层内形成第二空气隙。本发明专利技术简化了半导体存储器的制造步骤，并极大的降低了位线和外围栅极的寄生电容。

【技术实现步骤摘要】
半导体存储器及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种半导体存储器及其形成方法。
技术介绍
动态随机存储器(DynamicRandomAccessMemory，DRAM)是计算机等电子设备中常用的半导体结构，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启与关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。动态随机存储器的发展追求高速度、高集成密度、低功耗等。随着半导体器件结构尺寸的微缩，尤其是在关键尺寸小于20nm的DRAM制造过程中，位线的材质、形貌、尺寸以及电性能等各方面有了更高的要求，例如更宽的带宽以保证绝缘性能良好、更低的介电常数以确保寄生电容小、耦合效应小，基于上述目的，各种各样的低介电常数材质被广泛的应用于半导体制造中。为了形成性能较佳的位线，当前是将存储区域的位线与外围区域的外围结构器件分开制造，所述外围结构包括外围栅极(peripheralgate)、外围电路peripheralcircuit)等，各自的制造步骤相当繁琐，制造成本较高，且制成之后的位线与逻辑门器件的性能也有待提高。因此，如何简化半导体存储器的制造步骤，从而降低半导体存储器的制造成本，改善半导体存储器的性能，是当前亟待解决的技术问题。
技术实现思路
本专利技术提供一种半导体存储器及其形成方法，用于解决现有的半导体存储器制造步骤复杂、制造成本较高的问题，并改善半导体存储器的性能。为了解决上述问题，本专利技术提供了一种半导体存储器的形成方法，包括如下步骤：提供衬底，所述衬底包括存储区域以及位于所述存储区域外部的外围区域，所述衬底内部具有位于所述存储区域的多个位线接触部和多个电容接触部、以及位于所述外围区域的外围栅极接触部和外围电路接触部；于所述存储区域上方形成与多个所述位线接触部分别接触的多条位线、并同时于所述外围区域上方形成与所述外围栅极接触部接触的外围栅极；形成至少覆盖于所述位线侧壁的位线隔离层、并同时形成至少覆盖于所述外围栅极侧壁的外围栅极隔离层；于所述存储区域上方形成与所述电容接触部接触的第一电容导电层、并同时于所述外围区域上方形成与所述外围电路接触部接触的第一外围导电层，所述第一电容导电层填充满相邻所述位线之间的间隙，所述第一外围导电层覆盖所述外围栅极隔离层的侧壁；于所述位线隔离层内形成第一空气隙、并同时于所述外围栅极隔离层内形成第二空气隙。可选的，于所述存储区域上方形成与多个所述位线接触部分别接触的多条位线、并同时于所述外围区域上方形成与所述外围栅极接触部接触的外围栅极的具体步骤包括：形成位线材料层于所述衬底表面，所述位线材料层至少覆盖所述存储区域的所述位线接触部和所述外围区域的所述外围栅极接触部；图案化所述位线材料层，于所述存储区域形成与所述位线接触部接触的位线、并同时于所述外围区域形成与所述外围栅极接触部接触的外围栅极。可选的，形成位线材料层于所述衬底表面的具体步骤包括：形成第一导电层于所述衬底表面，所述第一导电层至少覆盖所述存储区域的所述位线接触部和所述外围区域的所述外围栅极接触部；形成覆盖所述第一导电层的第二导电层；形成覆盖所述第二导电层的第一介质层。可选的，图案化所述位线材料层的具体步骤包括：刻蚀所述第一介质层、所述第二导电层和所述第一导电层，于所述存储区域形成与所述位线接触部接触的位线以及位于所述位线顶面的位线盖层、并同时于所述外围区域形成与所述外围栅极接触部接触的外围栅极以及覆盖于所述外围栅极顶面的外围栅极盖层。可选的，形成至少覆盖于所述位线侧壁的位线隔离层、并同时形成至少覆盖于所述外围栅极侧壁的外围栅极隔离层的具体步骤包括：形成至少覆盖所述位线侧壁、所述位线盖层侧壁、所述外围栅极侧壁和所述外围栅极盖层侧壁的第一隔离层；形成覆盖所述第一隔离层的第二隔离层；形成覆盖所述第二隔离层的第三隔离层，覆盖所述位线侧壁和所述位线盖层侧壁的所述第一隔离层、所述第二隔离层和所述第三隔离层作为所述位线隔离层、覆盖所述外围栅极侧壁和所述外围栅极盖层侧壁的所述第一隔离层、所述第二隔离层和所述第三隔离层作为所述外围栅极隔离层。可选的，于所述位线隔离层内形成第一空气隙、并同时于所述外围栅极隔离层内形成第二空气隙的具体步骤包括：去除所述第二隔离层，于所述位线侧壁和所述位线盖层侧壁的所述第一隔离层和所述第三隔离层之间形成所述第一空气隙、并同时于所述外围栅极侧壁和所述外围栅极盖层侧壁的所述第一隔离层和所述第三隔离层之间形成所述第二空气隙。可选的，所述第一隔离层还覆盖所述位线盖层的顶面和所述外围栅极盖层的顶面；去除所述第二隔离层的具体步骤包括：去除覆盖于所述位线盖层和所述外围栅极盖层顶面的所述第三隔离层，暴露所述第二隔离层；刻蚀掉全部的所述第二隔离层。可选的，于所述存储区域上方形成与所述电容接触部接触的第一电容导电层、并同时于所述外围区域上方形成与所述外围电路接触部接触的第一外围导电层的具体步骤包括：刻蚀所述衬底的所述存储区域和所述外围区域，同时暴露所述电容接触部和所述外围电路接触部；形成填充满相邻所述位线之间的间隙、并覆盖所述电容接触部、所述外围电路接触部、所述位线隔离层和所述外围栅极隔离层的第三导电层；去除部分所述第三导电层，使得所述第三导电层的顶面位于所述位线盖层和所述外围栅极盖层之下，残留于所述存储区域的所述第三导电层作为所述第一电容导电层、残留所述外围区域的所述第三导电层作为所述第一外围导电层。可选的，所述第一电容导电层的顶面位于所述位线盖层的顶面之下；于所述位线隔离层内形成第一空气隙、并同时于所述外围栅极隔离层内形成第二空气隙之后，还包括如下步骤：形成覆盖所述位线隔离层侧壁的辅助层；形成覆盖所述第一电容导电层顶面和所述辅助层侧壁的第四导电层；去除所述辅助层，形成包括所述第四导电层和所述第一电容导电层的电容接触结构。可选的，形成包括所述第四导电层和所述第一电容导电层的电容接触结构之后，还包括如下步骤：形成覆盖所述电容接触结构表面的第二电容导电层、并同时形成覆盖于所述第一外围导电层表面的第二外围导电层。为了解决上述问题，本专利技术还提供了一种半导体存储器，包括：衬底，所述衬底包括存储区域以及位于所述存储区域外部的外围区域，所述衬底内部具有位于所述存储区域的多个位线接触部和多个电容接触部、以及位于所述外围区域的外围栅极接触部和外围电路接触部；多条位线，位于所述存储区域上方且与多个所述位线接触部分别接触；外围栅极，并同时于所述外围区域上方且与所述外围栅极接触部接触；位线隔离层，至少覆盖于所述位线侧壁；外围栅极隔离层，至少覆盖于所述外围栅极侧壁；第一空气隙，位于所述位线隔离本文档来自技高网...

【技术保护点】
1.一种半导体存储器的形成方法，其特征在于，包括如下步骤：/n提供衬底，所述衬底包括存储区域以及位于所述存储区域外部的外围区域，所述衬底内部具有位于所述存储区域的多个位线接触部和多个电容接触部、以及位于所述外围区域的外围栅极接触部和外围电路接触部；/n于所述存储区域上方形成与多个所述位线接触部分别接触的多条位线、并同时于所述外围区域上方形成与所述外围栅极接触部接触的外围栅极；/n形成至少覆盖于所述位线侧壁的位线隔离层、并同时形成至少覆盖于所述外围栅极侧壁的外围栅极隔离层；/n于所述存储区域上方形成与所述电容接触部接触的第一电容导电层、并同时于所述外围区域上方形成与所述外围电路接触部接触的第一外围导电层，所述第一电容导电层填充满相邻所述位线之间的间隙，所述第一外围导电层覆盖所述外围栅极隔离层的侧壁；/n于所述位线隔离层内形成第一空气隙、并同时于所述外围栅极隔离层内形成第二空气隙。/n

【技术特征摘要】
1.一种半导体存储器的形成方法，其特征在于，包括如下步骤：
提供衬底，所述衬底包括存储区域以及位于所述存储区域外部的外围区域，所述衬底内部具有位于所述存储区域的多个位线接触部和多个电容接触部、以及位于所述外围区域的外围栅极接触部和外围电路接触部；
于所述存储区域上方形成与多个所述位线接触部分别接触的多条位线、并同时于所述外围区域上方形成与所述外围栅极接触部接触的外围栅极；
形成至少覆盖于所述位线侧壁的位线隔离层、并同时形成至少覆盖于所述外围栅极侧壁的外围栅极隔离层；
于所述存储区域上方形成与所述电容接触部接触的第一电容导电层、并同时于所述外围区域上方形成与所述外围电路接触部接触的第一外围导电层，所述第一电容导电层填充满相邻所述位线之间的间隙，所述第一外围导电层覆盖所述外围栅极隔离层的侧壁；
于所述位线隔离层内形成第一空气隙、并同时于所述外围栅极隔离层内形成第二空气隙。


2.根据权利要求1所述的半导体存储器的形成方法，其特征在于，于所述存储区域上方形成与多个所述位线接触部分别接触的多条位线、并同时于所述外围区域上方形成与所述外围栅极接触部接触的外围栅极的具体步骤包括：
形成位线材料层于所述衬底表面，所述位线材料层至少覆盖所述存储区域的所述位线接触部和所述外围区域的所述外围栅极接触部；
图案化所述位线材料层，于所述存储区域形成与所述位线接触部接触的位线、并同时于所述外围区域形成与所述外围栅极接触部接触的外围栅极。


3.根据权利要求2所述的半导体存储器的形成方法，其特征在于，形成位线材料层于所述衬底表面的具体步骤包括：
形成第一导电层于所述衬底表面，所述第一导电层至少覆盖所述存储区域的所述位线接触部和所述外围区域的所述外围栅极接触部；
形成覆盖所述第一导电层的第二导电层；
形成覆盖所述第二导电层的第一介质层。


4.根据权利要求3所述的半导体存储器的形成方法，其特征在于，图案化所述位线材料层的具体步骤包括：
刻蚀所述第一介质层、所述第二导电层和所述第一导电层，于所述存储区域形成与所述位线接触部接触的位线以及位于所述位线顶面的位线盖层、并同时于所述外围区域形成与所述外围栅极接触部接触的外围栅极以及覆盖于所述外围栅极顶面的外围栅极盖层。


5.根据权利要求4所述的半导体存储器的形成方法，其特征在于，形成至少覆盖于所述位线侧壁的位线隔离层、并同时形成至少覆盖于所述外围栅极侧壁的外围栅极隔离层的具体步骤包括：
形成至少覆盖所述位线侧壁、所述位线盖层侧壁、所述外围栅极侧壁和所述外围栅极盖层侧壁的第一隔离层；
形成覆盖所述第一隔离层的第二隔离层；
形成覆盖所述第二隔离层的第三隔离层，覆盖所述位线侧壁和所述位线盖层侧壁的所述第一隔离层、所述第二隔离层和所述第三隔离层作为所述位线隔离层、覆盖所述外围栅极侧壁和所述外围栅极盖层侧壁的所述第一隔离层、所述第二隔离层和所述第三隔离层作为所述外围栅极隔离层。


6.根据权利要求5所述的半导体存储器的形成方法，其特征在于，于所述位线隔离层内形成第一空气隙、并同时于所述外围栅极隔离层内形成第二空气隙的具体步骤包括：
去除所述第二隔离层，于所述位线侧壁和所述位线盖层侧壁的所述第一隔离层和所述第三隔离层之间形成所述第一空气隙、并同时于所述外围栅极侧壁和所述外围栅极盖层侧壁的所述第一隔离层和所述第三隔离层之间形成所述第二空气隙。


7.根据权利要求6所述的半导体存储器的形成方法，其特征在于，所述第一隔离层还覆盖所述位线盖层的顶面和所述外围栅极盖层的顶面；去除所述第二隔离层的具体步骤包括：
去除覆盖于所述位线盖层和所述外围栅极盖层顶面的所述第三隔离层，暴露所述第二...

【专利技术属性】
技术研发人员：于业笑，刘忠明，方嘉，陈龙阳，武宏发，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34