电容阵列及其制造方法和存储器技术

本发明专利技术涉及一种电容阵列的制造方法，包括：提供衬底；于衬底的上表面形成包括交替层叠的牺牲层及支撑层的叠层结构；于叠层结构的上表面形成图形化掩模层；基于图形化掩模层刻蚀叠层结构，以形成通孔；形成通孔后叠层结构上表面保留具有预设厚度的图形化掩模层；通孔至少沿厚度方向贯穿具有预设厚度的图形化掩模层及叠层结构；于通孔的侧壁及底部形成第一电极；于具有预设厚度的图形化掩模层及叠层结构内形成开口，开口暴露出牺牲层，并基于开口去除牺牲层；于第一电极的表面形成电容介质层；于电容介质层表面形成第二电极。上述电容阵列的制造方法，降低了工艺难度，提高了电容值；并且，新增加的支撑层还可以提高电容结构的稳定性。

【技术实现步骤摘要】
电容阵列及其制造方法和存储器
本申请涉及半导体器件的制造方法
，特别是涉及一种电容阵列及其制造方法和存储器。
技术介绍
动态随机存储器(DRAM)包括用于存储电荷的电容器以及与电容器相连接的晶体管。DRAM以在电容器上存储电荷的形式存储数据，需要在每几个毫秒的间隔内将电容器作规则性的充电放电。电容器的电容越大，储存在DRAM中的数据也可被维持得越久。传统工艺在制备DRAM中的电容器的过程中，在CAPEH(电容刻蚀)形成电容孔后，电容的上支撑层顶部仍然存在约200nm的多晶硅层，需要通过刻蚀、清洗等步骤除去该多晶硅层，工艺难度高且制得的电容结构存在稳定性差和电容值较小的问题。
技术实现思路
基于此，有必要针对传统工艺难度高、制得的电容结构存在稳定性差和电容值较小的问题，提供一种新的电容阵列及其制造方法。一种电容阵列的制造方法，包括：提供衬底；于所述衬底的上表面形成包括交替层叠的牺牲层及支撑层的叠层结构；于所述叠层结构的上表面形成图形化掩模层；基于所述图形化掩模层刻蚀所述叠层结构，以形成通孔；形成所述通孔后所述叠层结构上表面保留具有预设厚度的图形化掩模层；所述通孔至少沿厚度方向贯穿所述具有预设厚度的图形化掩模层及所述叠层结构；于所述通孔的侧壁及底部形成第一电极；于所述具有预设厚度的图形化掩模层及所述叠层结构内形成开口，所述开口暴露出所述牺牲层，并基于所述开口去除所述牺牲层；于所述第一电极的表面形成电容介质层；于所述电容介质层表面形成第二电极。在其中一个实施例中，形成所述叠层结构的步骤包括：于所述衬底上表面形成第一支撑层；于所述第一支撑层上表面形成第一牺牲层；于所述第一牺牲层上表面形成第二支撑层；于所述第二支撑层上表面形成第二牺牲层；于所述第二牺牲层上表面形成第三支撑层。在其中一个实施例中，所述第三支撑层的厚度大于所述第一支撑层及所述第二支撑层的厚度。在其中一个实施例中，所述图形化掩模层材料为多晶硅。在其中一个实施例中，所述预设厚度为150nm-250nm。在其中一个实施例中，所述于所述具有预设厚度的图形化掩模层及所述叠层结构内形成开口，所述开口暴露出所述牺牲层，并基于所述开口去除所述牺牲层，包括：于所述图形化掩模层的上表面形成图形化光刻胶层，所述图形化光刻胶层具有多个开口图形，所述开口图形定义出所述开口的形状及位置；基于所述图形化光刻胶层刻蚀所述具有第二厚度的图形化掩模层及所述第三支撑层，以形成第一开口，所述第一开口暴露出所述第二牺牲层；基于所述第一开口去除所述第二牺牲层；基于所述第一开口于所述第二支撑层上形成第二开口，所述第二开口暴露出所述第一牺牲层；去除所述第一牺牲层。在其中一个实施例中，形成高k介质层作为所述电容介质层。在其中一个实施例中，所述第一电极和所述第二电极均为氮化钛层。一种电容阵列，包括：衬底；支撑结构，位于所述衬底上；所述支撑结构包括支撑层及位于所述支撑层上表面的具有预设厚度的图形化掩模层；第一电极，位于所述支撑结构内；电容介质层，覆盖于所述第一电极及所述支撑结构裸露的表面；第二电极，覆盖于所述电容介质层的表面。在其中一个实施例中，所述支撑结构包括由下至上依次间隔排布的第一支撑层、第二支撑层及第三支撑层，所述图形化掩模层位于所述第三支撑层的上表面。在其中一个实施例中，所述第三支撑结构的厚度大于所述第一支撑结构和所述第二支撑结构的厚度。在其中一个实施例中，所述电容介质层包括高k介质层。在其中一个实施例中，所述第一支撑层、所述第二支撑层和所述第三支撑层均包括：氮化硅层和/或碳氮化硅层。一种存储器，包括如上述任一实施例中所述的电容阵列。上述电容阵列的制造方法，将原本需要去除的具有预设厚度的图形化掩模层用作电容结构的附加支撑层，不仅减少了刻蚀去除图形化掩模层的步骤，降低了工艺难度，还可以提高电容结构的稳定性，防止电容结构被剥离；并且，新增加的具有预设厚度的图形化掩模层还可以增加电容高度，提高电容器的电容值。附图说明图1为一实施例中一种电容阵列的制造方法的流程示意图。图2为一实施例中提供的形成交替层叠的牺牲层和支撑层的局部截面结构示意图。图3为一实施例中提供的形成图形化掩模层的局部截面结构示意图。图4为一实施例中提供的形成电容孔的局部截面结构示意图。图5为一实施例中提供的形成第一电极的局部截面结构示意图。图6为一实施例中提供的于具有预设厚度的图形化掩模层及叠层结构内形成开口及去除牺牲层后的结构示意图。图7为一实施例中提供的形成电容介质层的局部截面结构示意图。图8为一实施例中提供的形成第二电极的局部截面结构示意图。附图标记说明：21、衬底；22、牺牲层；221、第一牺牲层；222、第二牺牲层；23、支撑层；231、第一支撑层；232、第二支撑层；233、第三支撑层；241、图形化掩模层；242、具有预设厚度的图形化掩模层；25、通孔；26、第一电极；27、电容介质层；28、第二电极。具体实施方式为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的较佳的实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容的理解更加透彻全面。除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。在描述位置关系时，除非另有规定，否则当一元件例如层、膜或基板被指为在另一膜层“上”时，其能直接在其他膜层上或亦可存在中间膜层。进一步说，当层被指为在另一层“下”时，其可直接在下方，亦可存在一或多个中间层。亦可以理解的是，当层被指为在两层“之间”时，其可为两层之间的唯一层，或亦可存在一或多个中间层。在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由……组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。为了清楚、完整地说明本申请上述的技术方案，下面通过具体实施例来进行说明。如图1所示，本申请的一个实施例公开了一种电容阵列的制造方法，包括：S1：提供衬底；S2：于衬底的上表面形成包括交替层叠的牺牲层及支撑层的叠层结构；S3：于叠层结构的上表面形成图形化掩模层；S4：基于图形化掩模层刻蚀叠层结构，以形成通孔；形成通孔后叠层结构上表面保留具有预设厚度的图形化掩模层；通孔至少沿厚度方向贯穿具有预设厚度的图形化掩模层及叠层结构；S5：于通孔的侧壁及底部形成第一电极；S6：于具有预设厚度的图形化掩模层及叠层结构内形成开口，开本文档来自技高网...

【技术保护点】
1.一种电容阵列的制造方法，其特征在于，包括：/n提供衬底；/n于所述衬底的上表面形成包括交替层叠的牺牲层及支撑层的叠层结构；/n于所述叠层结构的上表面形成图形化掩模层；/n基于所述图形化掩模层刻蚀所述叠层结构，以形成通孔；形成所述通孔后所述叠层结构上表面保留具有预设厚度的图形化掩模层；所述通孔至少沿厚度方向贯穿所述具有预设厚度的图形化掩模层及所述叠层结构；/n于所述通孔的侧壁及底部形成第一电极；/n于所述具有预设厚度的图形化掩模层及所述叠层结构内形成开口，所述开口暴露出所述牺牲层，并基于所述开口去除所述牺牲层；/n于所述第一电极的表面形成电容介质层；/n于所述电容介质层表面形成第二电极。/n

【技术特征摘要】
1.一种电容阵列的制造方法，其特征在于，包括：
提供衬底；
于所述衬底的上表面形成包括交替层叠的牺牲层及支撑层的叠层结构；
于所述叠层结构的上表面形成图形化掩模层；
基于所述图形化掩模层刻蚀所述叠层结构，以形成通孔；形成所述通孔后所述叠层结构上表面保留具有预设厚度的图形化掩模层；所述通孔至少沿厚度方向贯穿所述具有预设厚度的图形化掩模层及所述叠层结构；
于所述通孔的侧壁及底部形成第一电极；
于所述具有预设厚度的图形化掩模层及所述叠层结构内形成开口，所述开口暴露出所述牺牲层，并基于所述开口去除所述牺牲层；
于所述第一电极的表面形成电容介质层；
于所述电容介质层表面形成第二电极。


2.根据权利要求1所述的电容阵列的制备方法，其特征在于，形成所述叠层结构的步骤包括：
于所述衬底上表面形成第一支撑层；
于所述第一支撑层上表面形成第一牺牲层；
于所述第一牺牲层上表面形成第二支撑层；
于所述第二支撑层上表面形成第二牺牲层；
于所述第二牺牲层上表面形成第三支撑层。


3.根据权利要求2所述的电容阵列的制备方法，其特征在于，基于所述图形化掩模层刻蚀所述叠层结构的过程中，刻蚀气体对所述第一支撑层、所述第二支撑层及所述第三支撑层与所述图形化掩模层的刻蚀选择比为3～5，所述刻蚀气体对所述第一牺牲层及所述第二牺牲层与所述图形化掩模层的刻蚀选择比大于10。


4.根据权利要求3所述的电容阵列的制备方法，其特征在于，所述刻蚀气体包括含氟气体与氧气的混合气体或所述含氟气体与氢气的混合气体。


5.根据权利要求2所述的电容阵列的制备方法，其特征在于，所述第三支撑层的厚度大于所述第一支撑层及所述第二支撑层的厚度。


6.根据权利要求1所述的电容阵列的制备方法，其特征在于，所述图形化掩模层的材料为多晶硅。


7.根据权利要求1所述的电容阵列的制备方法，其特征在于，所述预设厚度为150nm-250nm。


8.根据权利要求2所述的电容阵列的制备方法，其特征在于，所述于所述具有预设厚度的图形化掩模层及所述叠层结构内形成开口，所述开口暴露出所述牺牲层，并基于所述开口去除所述牺牲层，包括：
于所述具有预设厚度的图形化掩...

【专利技术属性】
技术研发人员：杨校宇，赵亮，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34