一种SOI体接触器件结构及其形成方法技术

本发明专利技术提供的一种SOI体接触器件结构及其形成方法中，所述SOI体接触器件结构包括SOI衬底，所述SOI衬底具有有源区，所述SOI衬底的有源区上形成有SAB层和栅极结构，所述SAB层和栅极结构垂直且呈T字型设置，所述SAB层和栅极结构将所述有源区划分为位于所述SAB层上方的体接触区，位于SAB层下方且被有源区间隔设置的源区和漏区；其中，所述SAB层的厚度远小于所述栅极结构的高度。本发明专利技术采用所述SAB层替代原有的栅极，可以降低位于第一区域和第二区域之间上方结构的厚度，同时没有了侧墙，其不影响源区和漏区上方的钴硅化物层的形成效果，避免了漏电的现象，提高了SOI体接触器件的电性性能。

【技术实现步骤摘要】
一种SOI体接触器件结构及其形成方法
本专利技术涉及半导体制造领域，特别是涉及一种SOI体接触器件结构及其形成方法。
技术介绍
绝缘体上硅(SOI)器件相比体硅器件具有全介质隔离，寄生电容小，功耗低，速度快，抗辐射能力强等优点。因此，SOI器件广泛应用于数字，模拟以及高可靠性电路中。根据SOI顶层硅厚度和MOS器件阱注入浓度的不同，SOIMOS器件可分为部分耗尽(PartiallyDepleted，PD)SOIMOS器件和全耗尽(FullDepleted，FD)SOIMOS器件。SOI技术带来器件和电路性能提高的同时也不可避免地带来了不利的影响，其中最大的问题在于部分耗尽SOI器件的浮体效应(floatingbodyeffect)。当器件顶层硅膜的厚度大于最大耗尽层的宽度时，由于结构中埋入氧化层(BOX)的隔离作用，器件开启后一部分没有被耗尽的硅膜将处于电学浮空的状态，这种浮体结构会给器件特性带来显著的影响，称之为浮体效应。浮体效应会引起翘曲(kink)效应、漏击穿电压降低和反常亚阈值斜率等现象，从而影响器件性能。由于浮体效应对器件性能带来不利的影响，如何抑制浮体效应的研究，一直是SOI器件研究的热点。针对浮体效应的解决措施分为两类，一类是采用体接触方式使积累的空穴得到释放，一类是从工艺的角度出发采取源漏工程或衬底工程减轻浮体效应。所谓体接触，就是使埋入氧化层上方、硅膜底部处于电学浮空状态的体区和外部相接触，导致空穴不可能在该区域积累，因此这种结构可以成功地克服部分耗尽SOIMOS器件的浮体效应。基于上述体接触方式的原理，人们采取了很多结构来抑制部分耗尽SOIMOS器件的浮体效应。其中一种为T型栅的部分耗尽然而，如图1所示，现有的SOI体接触器件结构MOS器件包括：硅衬底(未示出)，依次形成于硅衬底上的埋氧化层(未示出)和顶层硅10；位于所述顶层硅100上方的T型栅101，其中，T型栅101由垂直相交的两个部分构成，T型栅101包括横向的第一栅极1011和纵向的第二栅极1012，故T型栅101将有源区划分为三个部分，所述三个部分分别用于形成位于顶层硅内的源区102、漏区103以及体接触区104，其中，源区102和漏区103的掺杂类型与所述顶层硅的掺杂类型相反，体接触区104的掺杂类型与所述顶层硅的掺杂类型相同。此外，该部分耗尽SOIMOS器件的源区102、漏区103、体接触区104以及T型栅101分别通过不同的接触孔105被引出。在形成接触孔105之前，需要在源区102的表面、漏区103的表面以及T型栅101的表面分别形成钴硅化合物层，但是，在钴硅化合物层前的Ar溅射时，在T型栅101特别是在第一栅极1011朝向源区102和漏区103的一侧的侧墙上的氧化物很容易被溅起并沉积在源区102和漏区103的边缘区域A上(如图2所示)，其在钴溅射时影响了钴硅化合物层的形成效果，使得SOI体接触器件结构产生了漏电的现象，造成电性不良，从而影响了SOI体接触器件的电性性能。
技术实现思路
本专利技术的目的在于提供一种SOI体接触器件结构及其形成方法，以避免在钴硅化合物层前的氩离子溅射时，栅极结构的侧墙上的氧化物溅起并沉积在有源区上，造成其对钴溅射时钴硅化合物层的形成效果的影响，避免漏电现象，提高SOI体接触器件的电性性能。为解决上述技术问题，本专利技术提供一种SOI体接触器件结构，包括SOI衬底，所述SOI衬底具有有源区，所述SOI衬底的有源区上形成有SAB层和栅极结构，所述SAB层和栅极结构垂直且呈T字型设置，所述SAB层和栅极结构将所述有源区划分为位于所述SAB层上方的体接触区，位于SAB层下方且被有源区间隔设置的源区和漏区；其中，所述SAB层的厚度远小于所述栅极结构的高度。可选的，所述SAB层的厚度为栅极结构的高度的0.3倍以下。进一步的，所述SAB层的厚度为栅极结构的高度的0.15倍以下。进一步的，所述栅极结构包括栅氧化层以及位于所述栅氧化层上的栅极。进一步的，所述SOI衬底包括衬底、绝缘埋层和顶层硅，所述衬底和顶层硅均掺杂了P型离子。进一步的，所述绝缘埋层为埋氧化层，其厚度小于500nm。进一步的，所述体接触区位于P型重掺杂区域，所述源区和漏区位于N型掺杂区域。进一步的，所述源区和漏区的SOI衬底上还形成有钴硅化合物层。进一步的，所述有源区上还形成有介质层，所述介质层覆盖所述有源区的钴硅化合物层、SAB层和栅极结构，在所述介质层中形成有接触孔，所述接触孔用于将所述源区、漏区、体接触区及栅极引出。另一方面，本专利技术还提供了一种SOI体接触器件结构的形成方法，包括以下步骤：提供一SOI衬底，所述SOI衬底具有有源区；以及在所述有源区的SOI衬底上形成SAB层和栅极，所述SAB层和栅极垂直且呈T字型设置，且所述SAB层和栅极结构将所述有源区划分为位于所述SAB层上方的体接触区，位于SAB层下方且被有源区间隔设置的源区和漏区，其中，所述SAB层的厚度远小于所述栅极结构的高度。可选的，形成SAB层和栅极之后还包括：在所述源区和漏区的SOI衬底上执行Ar溅射预清洗工艺；以及在所述源区和漏区的SOI衬底上执行钴溅射工艺，以在所述源区和漏区的SOI衬底的表面形成钴硅化合物层，从而形成SOI体接触器件结构。与现有技术相比存在以下有益效果：本专利技术提供的一种SOI体接触器件结构及其形成方法中，所述SOI体接触器件结构包括SOI衬底，所述SOI衬底具有有源区，所述SOI衬底的有源区上形成有SAB层和栅极结构，所述SAB层和栅极结构垂直且呈T字型设置，所述SAB层和栅极结构将所述有源区划分为位于所述SAB层上方的体接触区，位于SAB层下方且被有源区间隔设置的源区和漏区；其中，所述SAB层的厚度远小于所述栅极结构的高度。本专利技术采用所述SAB层替代原有的栅极，可以降低位于第一区域和第二区域之间上方结构的厚度，同时没有了侧墙，其不影响源区和漏区上方的钴硅化物层的形成效果，避免了漏电的现象，提高了SOI体接触器件的电性性能。附图说明图1为一种SOI体接触器件结构的俯视结构示意图；图2为SOI体接触器件结构的钴溅射前的Ar溅射引起的不良；图3为本方案一实施例的一种SOI体接触器件结构的俯视结构示意图。附图标记说明：图1-2中：10-顶层硅；101-T型栅；1011-第一栅极；1012-第二栅极；102-源区；103-漏区；104-体接触区；105-接触孔；图3中：20-顶层硅；200-有源区；201-第一区域；201-第一子区域；203-第二子区域；210-SAB层；220-栅极；230-接触孔。具体实施方式如
技术介绍
所述，在钴硅化合物层前的Ar溅射时，在T型栅101特别是在第一栅极1011朝向源区102和漏区103的一侧的侧墙上的氧化物很容易被溅起并沉积在源区102和漏区103的边缘区域A上。而造成这一现象的原因本文档来自技高网...

【技术保护点】
1.一种SOI体接触器件结构，其特征在于，包括SOI衬底，所述SOI衬底具有有源区，所述SOI衬底的有源区上形成有SAB层和栅极结构，所述SAB层和栅极结构垂直且呈T字型设置，所述SAB层和栅极结构将所述有源区划分为位于所述SAB层上方的体接触区，位于SAB层下方且被有源区间隔设置的源区和漏区；/n其中，所述SAB层的厚度远小于所述栅极结构的高度。/n

【技术特征摘要】
1.一种SOI体接触器件结构，其特征在于，包括SOI衬底，所述SOI衬底具有有源区，所述SOI衬底的有源区上形成有SAB层和栅极结构，所述SAB层和栅极结构垂直且呈T字型设置，所述SAB层和栅极结构将所述有源区划分为位于所述SAB层上方的体接触区，位于SAB层下方且被有源区间隔设置的源区和漏区；
其中，所述SAB层的厚度远小于所述栅极结构的高度。


2.如权利要求1所述的SOI体接触器件结构，其特征在于，所述SAB层的厚度为栅极结构的高度的0.3倍以下。


3.如权利要求2所述的SOI体接触器件结构，其特征在于，所述SAB层的厚度为栅极结构的高度的0.15倍以下。


4.如权利要求1-3中任一项所述的SOI体接触器件结构，其特征在于，所述栅极结构包括栅氧化层以及位于所述栅氧化层上的栅极。


5.如权利要求1-3中任一项所述的SOI体接触器件结构，其特征在于，所述SOI衬底包括衬底、绝缘埋层和顶层硅，所述衬底和顶层硅均掺杂了P型离子。


6.如权利要求5所述的SOI体接触器件结构，其特征在于，所述绝缘埋层为埋氧化层，其厚度小于500nm。


7.如权利要求6所述的SOI体接触器件结构，其特征在于，所述体接触区位于P型重掺杂区域，所述源区和漏区位于N...

【专利技术属性】
技术研发人员：陈宏，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31