半导体装置及其形成方法制造方法及图纸

本公开涉及一种半导体装置及其形成方法。公开了一种贯孔，包括在第一区域中具有第一开孔且在第二区域中具有第二开孔的侧壁，也公开了上述贯孔的形成方法。在一个实施例中，半导体装置包含：第一基板；以及贯孔，延伸穿过基板，基板包含：多个第一开孔，在基板的第一区域中邻近贯孔；以及多个第二开孔，在基板的第二区域中邻近贯孔，多个第一开孔的每个开孔具有第一深度，多个第二开孔的每个开孔具有第二深度，第一深度大于第二深度。

【技术实现步骤摘要】
半导体装置及其形成方法
本公开涉及半导体装置，特别是涉及一种包含开孔(scallop)的半导体装置。
技术介绍
半导体装置使用于各种电子应用，例如，举例而言，个人电脑、手机、数码相机、及其他电子设备。半导体装置的制造通常是通过依序沉积绝缘或介电层、导电层、及半导体层的材料于半导体基板上，且利用光刻图案化各种材料层以形成电路组件及元件于其上方。半导体产业持续通过不断的缩小最小部件尺寸，允许更多的组件集成至给定的区域，借此改善各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度。然而，随着最小部件尺寸缩小，发生了额外的需要解决的问题。
技术实现思路
一种半导体装置，包括：第一基板；以及贯孔(throughvia)，延伸穿过第一基板，第一基板包括：多个第一开孔，在第一基板的第一区域中邻近贯孔，第一开孔的每个开孔具有第一深度；以及多个第二开孔，在第一基板的第二区域中邻近贯孔，第二开孔的每个开孔具有第二深度，其中第二深度大于第一深度一种半导体装置的形成方法，包括：用第一图案化制程蚀刻基板以形成开口(opening)于基板中，开口从基板的第一表面延伸第一深度，其中第一图案化制程包括多个第一重复步骤(iteration)，每个第一重复步骤包括第一沉积及第一蚀刻；以及用第二图案化制程蚀刻基板以将基板中的开口从第一深度延伸至第二深度，其中第二图案化制程包括多个第二重复步骤，每个第二重复步骤包括第二沉积、第二蚀刻、及第三蚀刻，第三蚀刻具有与第一蚀刻及第二蚀刻不同的制程参数。一种半导体装置的形成方法，包括：蚀刻基板以形成第一开口，第一开口包括第一区域及第二区域，其中第一区域从基板的表面延伸至基板中的第一深度，其中第二区域从基板中的第一深度延伸至第二深度，其中蚀刻包括：进行第一图案化制程以形成第一开口于第一区域中，第一图案化制程包括多个第一图案化重复步骤；以及进行第二图案化制程以形成第一开口于第二区域中，第二图案化制程包括多个第二图案化重复步骤，其中每个第二图案化重复步骤的持续时间大于每个第一图案化重复步骤的持续时间；以及沿着第一开口的多个侧壁沉积金属层，其中金属层在第一区域中的导电率小于金属层在第二区域中的导电率。附图说明以下将配合附图详述本公开实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小元件的尺寸，以清楚地表现出本公开实施例的特征。图1、图2A、图2B、图3A、图3B、图4、图5、图6、图7、图8A、图8B、及图9是根据一些实施例的半导体装置的制造中的中间阶段的剖面图。其中，附图标记说明如下：100：第一半导体基板102：图案化光阻104：第一开口104a：第一区域104b：第二区域106，112，134：区域108a：第一开孔108b：第二开孔110：第一金属层114：牺牲材料116：第一钝化膜118：第二钝化膜120：载体基板122：第二半导体基板124：第三钝化膜126：第四钝化膜128：空腔130：第二开口132：第二金属层136：划线150：半导体装置D1，D2，D3，D4：深度S1，S2：深度T1：厚度W1：第一宽度W2：第二宽度具体实施方式以下公开提供了许多的实施例或范例，用于实施所提供的标的物的不同元件。各元件和其配置的具体范例描述如下，以简化本公开实施例的说明。当然，这些仅仅是范例，并非用以限定本公开实施例。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接触的实施例，也可能包含额外的元件形成在第一和第二元件之间，使得它们不直接接触的实施例。此外，本公开实施例可能在各种范例中重复参考数值以及/或字母。如此重复是为了简明和清楚的目的，而非用以表示所讨论的不同实施例及/或配置之间的关系。再者，其中可能用到与空间相对用词，例如“在……之下”、“下方”、“较低的”、“上方”、“较高的”等类似用词，是为了便于描述图式中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。各种实施例提供了用于半导体装置的改善的贯孔及其形成方法。贯孔可以用第一图案化制程且接着用具有与第一图案化制程不同的制程条件的第二图案化制程来形成。第一图案化制程蚀刻贯孔的第一区域且在贯孔的侧壁中形成第一开孔。第二图案化制程蚀刻贯孔的第二区域且在贯孔的侧壁中形成第二开孔，第二开孔具有与第一开孔的深度不同的深度。接着沉积金属层于贯孔中。通过利用不同的图案化制程，其中不同的图案化制程产生不同深度的开孔于贯孔的第一区域及第二区域中，可以在第一区域及第二区域中控制金属层的导电率而不需要额外的沉积及蚀刻步骤。金属层及贯孔可以用于在微机电系统(microelectromechanicalsystem，MEMS)装置、发光二极管(lightemittingdiode，LED)装置、电子束装置(例如，电子束写入器(electron-beamwriter)控制装置)等装置中提供屏蔽(shielding)。图1根据一些实施例示出了第一半导体基板100，具有图案化光阻102形成于其顶表面。第一半导体基板100可以包含块体(bulk)半导体基板、绝缘体上半导体(semiconductor-on-insulator，SOI)基板、多层半导体基板等。第一半导体基板100的材料可以是：硅(silicon)、锗(germanium)、包含硅锗(silicongermanium)、碳化硅(siliconcarbide)、砷化镓(galliumarsenic)、磷化镓(galliumphosphide)、磷化铟(indiumphosphide)、砷化铟(indiumarsenide)、及/或锑化铟(indiumantimonide)的化合物半导体；包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP的合金半导体；或前述的组合。也可以使用其他基板，例如多层或渐变(gradient)基板。第一半导体基板100可以是掺杂的或未掺杂的。可以将例如晶体管、电容器、电阻器、二极管等的装置(未个别示出)形成于第一半导体基板100的主动面(例如，朝上的表面)中及/或主动面上。图案化光阻102形成于第一半导体基板100的顶表面上。光阻材料的膜层可以利用旋转涂布(spincoating)等制程沉积于第一半导体基板100上。接着可以通过将光阻材料暴露于图案化的能量源(例如，图案化的光)，且接下来将光阻材料暴露于显影剂以移除暴露或未暴露的部分的光阻材料，形成图案化光阻102。通过显影剂移本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：/n一第一基板；以及/n一贯孔，延伸穿过该第一基板，该第一基板包括：/n多个第一开孔，在该第一基板的一第一区域中邻近该贯孔，所述第一开孔的每个开孔具有一第一深度；以及/n多个第二开孔，在该第一基板的一第二区域中邻近该贯孔，所述第二开孔的每个开孔具有一第二深度，其中该第二深度大于该第一深度。/n

【技术特征摘要】
20200117 US 16/746,0171.一种半导体装置，包括：
一第一基板；以及
一贯孔，延伸穿过该第一基板，该第一基板包括：
多个第一开孔，在该第一基板的一第一区域中邻近该贯孔，所述第一开孔的每个开孔具有一第一深度；以及
多个第二开孔，在该第一基板的一第二区域中邻近该贯孔，所述第二开孔的每个开孔具有一第二深度，其中该第二深度大于该第一深度。


2.如权利要求1所述的半导体装置，其中，该第一深度是从30nm到50nm，且该第二深度是从150nm到250nm。


3.如权利要求1所述的半导体装置，其中，该第一深度对该第二深度的比例是从0.2到0.6。


4.如权利要求1所述的半导体装置，其中，该贯孔包括邻近该第一基板的一金属层，该金属层的厚度大于该第一深度且小于该第二深度。


5.如权利要求4所述的半导体装置，其中，该金属层在该第一区域中是连续的且在该第二区域中是不连续的。


6.如权利要求1所述的半导体装置，其中，该第一基板包括一第一表面及与该第一表面相对的一第二表面，其中该第一区域从该第一表面延伸至该第一表面与该第二表面之间的一点，且其中该第二区域从该点延伸至该第二表面。


7.如权利要求1所述的半导体装置，还包括接合至该第一基板的一第二基板，其中一个空腔延伸穿过该第二基板，其中该空腔具有多个锥形侧壁。


8.一种半导体装置的形成方法...

【专利技术属性】
技术研发人员：刘旭伦，吕文雄，郑明达，颜晨恩，杨政龙，黄冠智，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71