半导体器件及方法技术

本公开涉及半导体器件及方法。一个实施例是一种半导体器件，包括：位于半导体衬底上方的第一沟道区域、位于第一沟道区域上方的第二沟道区域、位于半导体衬底上方并且围绕第一沟道区域和第二沟道区域的第一栅极堆叠、从第一沟道区域延伸到第二沟道区域并且沿着第一栅极堆叠的侧壁的第一内部间隔件、从第一沟道区域延伸到第二沟道区域并且沿着第一内部间隔件的侧壁的第二内部间隔件，第二内部间隔件具有与第一内部间隔件不同的材料成分，以及与第一沟道区域、第二沟道区域和第二内部间隔件相邻的第一源极/漏极区域，第一内部间隔件和第二内部间隔件位于第一栅极堆叠和第一源极/漏极区域之间。极区域之间。极区域之间。

【技术实现步骤摘要】
半导体器件及方法


[0001]本公开总体涉及半导体器件及方法。

技术介绍

[0002]半导体器件被用于各种电子应用中，例如，个人计算机、蜂窝电话、数码相机和其他电子设备。半导体器件通常通过以下方式来制造：在半导体衬底上方顺序地沉积材料的绝缘层或电介质层、导电层和半导体层，并使用光刻对各个材料层进行图案化以在其上形成电路组件和元件。
[0003]半导体行业通过不断减小最小特征尺寸来不断提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多的组件集成到给定区域中。然而，随着最小特征尺寸的减小，出现了应解决的其他问题。

技术实现思路

[0004]根据本公开的一个实施例，提供了一种形成半导体器件的方法，包括：在半导体衬底上方形成多层堆叠，所述多层堆叠包括：位于半导体衬底上方的第一牺牲层、位于所述第一牺牲层上方的第一沟道层、位于所述第一沟道层上方的第二牺牲层、以及位于所述第二牺牲层上方的第二沟道层，所述第一牺牲层具有第一原子浓度的第一半导体元素，所述第二牺牲层具有第二原子浓度的所述第一半导体元素，所述第二原子浓度小于所述第一原子浓度；对所述多层堆叠和所述半导体衬底进行图案化，以形成第一沟槽；在所述第一沟槽中形成隔离区域；在经图案化的多层堆叠和隔离区域上方形成第一栅极堆叠；蚀刻所述经图案化的多层堆叠，以形成与所述第一栅极堆叠相邻的第一凹槽，所述蚀刻包括各向同性蚀刻工艺；在所述第一凹槽中外延生长第一源极/漏极区域；以及用第二栅极堆叠来替换所述第一栅极堆叠以及经图案化和经蚀刻的多层堆叠的所述第一牺牲层和所述第二牺牲层，所述第二栅极堆叠围绕经蚀刻的第一沟道层和经蚀刻的第二沟道层中的每一个。
[0005]根据本公开的另一实施例，提供了一种形成半导体器件的方法，包括：在半导体衬底上方形成多层鳍结构，形成所述多层鳍结构包括：在半导体衬底上方外延生长第一牺牲层，所述第一牺牲层具有第一部分和第二部分，所述第一部分具有第一原子浓度的第一半导体元素，所述第二部分具有第二原子浓度的所述第一半导体元素，所述第二原子浓度不同于所述第一原子浓度；从所述第一牺牲层外延生长第一沟道层；从所述第一沟道层外延生长第二牺牲层，所述第二牺牲层具有第一部分和第二部分，所述第一部分具有第三原子浓度的所述第一半导体元素，所述第二部分具有第四原子浓度的所述第一半导体元素，所述第四原子浓度不同于所述第三原子浓度；从所述第二牺牲层外延生长第二沟道层；以及对所述第一牺牲层、所述第一沟道层、所述第二牺牲层、所述第二沟道层和所述半导体衬底进行图案化，以形成所述多层鳍结构；在所述多层鳍结构上方形成虚设栅极堆叠；蚀刻所述多层鳍结构，以形成与所述虚设栅极堆叠相邻的第一凹槽，所述蚀刻包括各向同性蚀刻工艺；在所述第一凹槽中外延生长第一源极/漏极区域；以及用有效栅极堆叠来替换所述虚设
栅极堆叠以及经蚀刻的多层鳍结构的所述第一牺牲层和所述第二牺牲层，所述有效栅极堆叠围绕经蚀刻的第一沟道层和经蚀刻的第二沟道层。
[0006]根据本公开的又一实施例，提供了一种半导体器件，包括：第一沟道区域，位于半导体衬底上方；第二沟道区域，位于所述第一沟道区域上方；第一栅极堆叠，位于所述半导体衬底上方并且围绕所述第一沟道区域和所述第二沟道区域；第一内部间隔件，所述第一内部间隔件从所述第一沟道区域到所述第二沟道区域并且沿着所述第一栅极堆叠的侧壁延伸；第二内部间隔件，所述第二内部间隔件从所述第一沟道区域到所述第二沟道区域并且沿着所述第一内部间隔件的侧壁延伸，所述第二内部间隔件具有与所述第一内部间隔件不同的材料成分；以及第一源极/漏极区域，与所述第一沟道区域、所述第二沟道区域和所述第二内部间隔件相邻，所述第一内部间隔件和所述第二内部间隔件位于所述第一栅极堆叠和所述第一源极/漏极区域之间。
附图说明
[0007]在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
[0008]图1示出了根据一些实施例的三维视图中的包括纳米结构场效应晶体管(NSFET)的半导体器件的示例。
[0009]图2、图3、图4、图5、图6A、图6B、图7A、图7B、图8A、图8B、图8C、图9A、图9B、图10A、图10B、图10C、图11A、图11B、图12A、图12B、图13A、图13B、图14A、图14B、图15A、图15B、图15C、图16A、图16B、图17A、图17B、图18A、图18B、图19A、图19B、图20A、图20B、图21A、图21B、图22A和图22B是根据一些实施例的制造半导体器件的中间阶段的截面图。
[0010]图23、图24、图25A、图25B、图26A和图26B是根据一些实施例的制造半导体器件的中间阶段的截面图。
具体实施方式
[0011]下面的公开内容提供了用于实现本专利技术的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅仅是示例而不意图是限制性的。例如，在下面的描述中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复参考数字和/或字母。该重复是出于简单和清楚的目的，并且其本身不指示所讨论的各种实施例和/或配置之间的关系。
[0012]此外，本文中可能使用了空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可能被相应地解释。
[0013]各个实施例提供了半导体器件及其形成方法，其中，纳米结构被设计为控制替换
栅极和内部间隔件结构的形状和尺寸。在特定实施例中，可以控制和改变牺牲层的半导体化合物中的元素(例如，Ge)的原子浓度，以控制替换栅极结构的形状和尺寸。此外，可以控制和改变牺牲层的半导体化合物中元素(例如，Ge)的原子浓度，以控制纳米结构器件的沟道区域的长度。通过控制替换栅极结构的形状和尺寸以及沟道长度，可以改善纳米结构器件的电气属性，并且可以改善纳米结构器件的均匀性。在进一步的实施例中，内部间隔件结构可以包括多个间隔件层，其可以改善内部间隔件结构的耐蚀刻性，同时还降低纳米结构器件的电容。
[0014]图1示出了根据一些实施例的纳米结构(例如，纳米片、纳米线、全栅极等)场效应晶体管(NSFET)的示例。NSFET包括在衬底50(例如，半导体衬底)上方的纳米结构55。纳米结构55包括第二半导体层54A-54C，其用作纳米结构55的沟道区域。浅沟槽隔离(STI)本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体器件的方法，包括：在半导体衬底上方形成多层堆叠，所述多层堆叠包括：位于半导体衬底上方的第一牺牲层、位于所述第一牺牲层上方的第一沟道层、位于所述第一沟道层上方的第二牺牲层、以及位于所述第二牺牲层上方的第二沟道层，所述第一牺牲层具有第一原子浓度的第一半导体元素，所述第二牺牲层具有第二原子浓度的所述第一半导体元素，所述第二原子浓度小于所述第一原子浓度；对所述多层堆叠和所述半导体衬底进行图案化，以形成第一沟槽；在所述第一沟槽中形成隔离区域；在经图案化的多层堆叠和隔离区域上方形成第一栅极堆叠；蚀刻所述经图案化的多层堆叠，以形成与所述第一栅极堆叠相邻的第一凹槽，所述蚀刻包括各向同性蚀刻工艺；在所述第一凹槽中外延生长第一源极/漏极区域；以及用第二栅极堆叠来替换所述第一栅极堆叠以及经图案化和经蚀刻的多层堆叠的所述第一牺牲层和所述第二牺牲层，所述第二栅极堆叠围绕经蚀刻的第一沟道层和经蚀刻的第二沟道层中的每一个。2.根据权利要求1所述的方法，其中，所述第一半导体元素为锗。3.根据权利要求2所述的方法，其中，所述第一牺牲层包括硅锗。4.根据权利要求1所述的方法，其中，为形成所述第一凹槽而对所述经图案化的多层堆叠进行的蚀刻以第一蚀刻速率蚀刻所述第一牺牲层，并且以第二蚀刻速率蚀刻所述第二牺牲层，所述第二蚀刻速率小于所述第一蚀刻速率。5.根据权利要求1所述的方法，其中，在整个所述第一牺牲层中，所述第一牺牲层具有所述第一原子浓度的所述第一半导体元素。6.根据权利要求1所述的方法，其中，在所述半导体衬底上方形成所述多层堆叠还包括：外延生长所述第一牺牲层、所述第一沟道层、所述第二牺牲层和所述第二沟道层中的每一个。7.根据权利要求1所述的方法，其中，蚀刻所述经图案化的多层堆叠以形成与所述第一栅极堆叠相邻的所述第一凹槽还包括：各向异性地蚀刻所述经图案化的多层堆叠和所述半导体衬底；并且在各向异性地蚀刻之后，各向同性地蚀刻所述经图案化的多层堆叠和所述半导体衬底，此各向同性蚀刻步骤使所述经图案化的多层堆叠的所述第一牺牲层和所述第二牺牲层的侧壁凹陷。8.根据权利要求7所述的方法，还包括：在所述第一牺牲层和所述第二牺牲...

【专利技术属性】
技术研发人员：杨柏峰，杨世海，徐志安，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：