一种CFET结构、其制备方法以及应用其的半导体器件技术

本发明专利技术涉及一种制备CFET器件的方法及CFET器件，包括：第一环绕式栅极结构和第二环绕式栅极结构的形成具体为：假栅去除后，形成界面层和高K介电层；沉积第一阻挡层和I型金属栅功函数层；填充隔离介质；对隔离介质选择性刻蚀，暴露出第一或第二堆栈部区域；将暴露出的堆栈部的I型金属功函数层选择性腐蚀去掉；将剩余的隔离介质去掉；沉积II型金属功函数层；沉积第二阻挡层和导电金属层。本发明专利技术提供的CFET的制备方法可以得到上下不同沟道类型区的不同环绕式金属栅层，形成相对应的功函数层，实现CFET器件中不同分层沟道的阈值的分别灵活。灵活。灵活。

【技术实现步骤摘要】
一种CFET结构、其制备方法以及应用其的半导体器件


[0001]本专利技术涉及半导体集成
，尤其涉及一种CFET结构的的制备方法和半导体器件。

技术介绍

[0002]在互补场效应晶体管(Complementary Field
‑
Effect Transistor,CFET)器件结构中，nFET和pFET共用一个栅电极作为信号输入端，共用一个漏极作为信号输出端，源电极分别接地和供电电源。在保留垂直堆栈纳米线或纳米薄片环绕式栅极场效应晶体管电完整性的同时，又大大节省芯片面积，增强器件驱动电流，提高芯片器件集成度。n、p垂直堆栈极大地缩小了CMOS电路面积，实现超高的集成度。面积缩放带来了功率和性能上的优势。就静电控制而言，n、p垂直堆栈组成的互补环绕式栅极器件(Gate
‑
All
‑
Around,GAA)结构，NFET与PFET可以采用不同的晶向、不同的沟道材料，以最优化nFET和pFET载流子迁移率。与传统晶体管相比，CFET具有完整的CMOS晶体管功能，接近理想的亚阈值摆幅、极低的漏电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CFET结构的制备方法，其特征在于：包括如下步骤：包括：提供衬底；在所述衬底上形成第一堆栈部和第二堆栈部，第二堆栈部竖直地堆栈在所述第一堆栈部上；所述第一堆栈部具有至少一个I型沟道结构；所述第二堆栈部具有至少一个II型沟道结构；形成第一环绕式栅极结构，其设置在所述I型沟道结构周围；形成第二环绕式栅极结构，其设置在所述II型沟道结构周围；其中，所述第一环绕式栅极结构和所述第二环绕式栅极结构的形成方法具体为：假栅去除后，在I、II型沟道结构周围均形成界面层和高K介电层；在高K介电层周围沉积第一阻挡层和I型金属栅功函数层；填充隔离介质；对所述隔离介质选择性刻蚀，暴露出第一或第二堆栈部区域；将暴露出的堆栈部的I型金属功函数层选择性腐蚀去掉；将剩余的隔离介质去掉；在第一、二堆栈部区域外层沉积II型金属功函数层；在II型金属功函数层周围沉积第二阻挡层和导电金属层。2.根据权利要求1所述的方法，其特征在于：所述I型沟道为nFET沟道以及所述II型沟道为pFET沟道。3.根据权利要求1所述的方法，其特征在于：所述I型沟道为pFET沟道以及所述II型沟道为nFET沟道。4.根据权利要求2或3所述的方法，其特征在于：所述第一环绕式栅极结构和所述第二环绕式栅极结构电连接形成为互补场效应管。5.根据权利要求1所述的方法，其特征在于：所述第一阻挡层和所述第二阻挡层材料为TiN或TaN。6.根据权利要求1所述的方法，其特征在于：所述I型金属栅功函数层为TiN、TaN、TiN
x
、TaN
x
、TiNSi层或几种的复合层。7.根据权利要求1所述的方法，其特征在于：所述II型金属栅功函数层为Al、TiAl、TiAl
x
、TiAlC
x
、TiC
x
、TaC
x
层或几种的复合层。8.根据权利要求1所述的方法，其特征在于：所述隔离介质为绝缘材料。9.根据权利要求8所述的方法，其特征在于：所述绝缘材料为绝缘有机物、SiO2、Si3N4、低K介电层、非晶碳或几种的组合。10.根绝权利要求1所述的方法，其特征在于：所述导电金属层为钨(W)、钴(Co)。11.一种CFET结构，其特征在于：包括：衬底；第一堆栈部，其设置在所述衬底上并且具有至少一个...

【专利技术属性】
技术研发人员：殷华湘，罗彦娜，张青竹，吴振华，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：