半导体装置及其形成方法制造方法及图纸

公开一种改进的虚设栅极及其形成方法。在一实施例中，其方法包括：在沟槽中沉积第一材料，其中沟槽设置在第一鳍片与第二鳍片之间；蚀刻第一材料以露出沟槽的侧壁的上方部分；以及在第一材料之上沉积第二材料，而第二材料并未沉积在所露出的沟槽的侧壁的上方部分之上。未沉积在所露出的沟槽的侧壁的上方部分之上。未沉积在所露出的沟槽的侧壁的上方部分之上。

【技术实现步骤摘要】
半导体装置及其形成方法


[0001]本公开实施例涉及一种半导体装置及其形成方法，且特别涉及一种鳍式场效应半导体装置及其形成方法。

技术介绍

[0002]半导体装置被用于各种电子应用中，例如个人电脑、手机、数码相机以及其他电子设备。一般通过在半导体基板上依序沉积绝缘或介电层、导电层以及半导体层材料以制造半导体装置，并使用光刻对各种材料层进行图案化，以在其上形成电路组件及元件。
[0003]半导体产业通过持续减小最小部件尺寸以持续提高各种电子组件(例如晶体管、二极管、电阻、电容等)的整合密度，其允许将更多组件整合至给定区域中。然而，随着最小部件尺寸的减小，出现了应解决的额外问题。

技术实现思路

[0004]本公开一些实施例提供一种形成半导体装置的方法，其包括：在沟槽中沉积第一材料，其中沟槽设置在第一鳍片与第二鳍片之间；蚀刻第一材料以露出沟槽的侧壁的上方部分；以及在第一材料之上沉积第二材料，而第二材料并未沉积在所露出的沟槽的侧壁的上方部分之上。
[0005]本公开另一些实施例提供一种形成半导体装置的方法，其包括：形成鳍片，鳍片从基板延伸，其中沟槽包括鳍片的侧壁以及在鳍片的侧壁之间延伸的底表面；在鳍片之上以及在沟槽之中沉积第一介电层；以及在第一介电层之上形成虚设栅极层，其中形成虚设栅极层的步骤包括：在第一介电层之上沉积晶种层；蚀刻晶种层以露出设置在鳍片的上方部分之上的第一介电层的部分；以及在晶种层之上沉积虚设栅极材料，其中虚设栅极材料选择性地沉积在晶种层之上。
[0006]本公开又一些实施例提供一种形成半导体装置的方法，其包括：形成沟槽，沟槽介于第一鳍片与第二鳍片之间；形成介电层，介电层沿着沟槽的侧壁以及第一鳍片与第二鳍片的上表面延伸；以及在介电层之上形成虚设栅极，其中形成虚设栅极的步骤包括：执行多个第一沉积循环以及多个蚀刻循环以形成晶种层，晶种层沿着设置在沟槽的底部中的介电层的顶表面延伸，其中沟槽的上部不具有晶种层，且其中第一沉积循环中的每一个之后接续蚀刻循环；以及在执行第一沉积循环以及蚀刻循环之后，执行第二沉积循环以在晶种层、介电层、第一鳍片以及第二鳍片之上形成虚设栅极材料，其中虚设栅极材料填充沟槽，且其中第二沉积循环在晶种层之上选择性地沉积虚设栅极材料。
附图说明
[0007]以下将配合附图详述本公开的各方面。应注意的是，依据在业界的标准做法，各种特征并未在图中按照比例绘制且附图仅用以说明例示的目的。事实上，可能任意地放大或缩小单元的尺寸，以清楚地表现出本公开的特征。
[0008]图1根据一些实施例，绘示示例的鳍式场效应半导体(FinFET)的三维视图。
[0009]图2-图8、图9A-图9C、图10、图11A、图11B、图12A、图12B、图13A-图13D、图14A、图14B、图15A、图15B、图16A、图16B、图17A-图17C、图18A、图18B、图19A及图19B根据一些实施例，为FinFET的制造中间阶段的剖面图。
[0010]附图标记说明：
[0011]50：基板
[0012]52：鳍片
[0013]54：绝缘材料
[0014]55：沟槽
[0015]56：隔离区(STI区)
[0016]58：虚设介电层
[0017]60：晶种层
[0018]62：虚设栅极层
[0019]64：掩模层
[0020]66：通道区
[0021]72：虚设栅极
[0022]74：掩模
[0023]80：栅极密封间隔物
[0024]82：源极/漏极区
[0025]86：栅极间隔物
[0026]87：接触蚀刻停止层
[0027]88：层间介电质
[0028]90：凹口
[0029]92：栅极介电层
[0030]94：栅极
[0031]96：栅极掩模
[0032]106：栅极
[0033]108：层间介电质
[0034]110：栅极接触件
[0035]112：源极/漏极接触件
[0036]50N：区域
[0037]50P：区域
[0038]94A：衬层
[0039]94B：功函数调整层
[0040]94C：填充材料
[0041]D1：深度
[0042]H1：高度
[0043]T1：厚度
[0044]T2：厚度
[0045]T3：厚度
[0046]A-A：剖面
[0047]B-B：剖面
[0048]C-C：剖面
具体实施方式
[0049]以下内容提供了许多不同实施例或范例，以实现本公开实施例的不同部件。以下描述组件和配置方式的具体范例，以简化本公开实施例。当然，这些仅仅是范例，而非意图限制本公开实施例。举例而言，在以下描述中提及于第二部件上方或其上形成第一部件，其可以包含第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包含在第一部件和第二部件之间形成额外的部件，使得第一部件和第二部件可以不直接接触的实施例。此外，本公开实施例可在各个范例中重复参考标号及/或字母。此重复是为了简化和清楚之目的，其本身并非用于指定所讨论的各个实施例及/或配置之间的关系。
[0050]再者，其中可能用到与空间相对用词，例如“在
……
之下”、“下方”、“较低的”、“在
……
之上”、“上方”等类似用词，是为了便于描述图中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作中的装置之不同方位，以及图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。
[0051]各种实施例提供用于形成改进的虚设栅极层的工艺。可以通过在虚设介电层上沉积晶种层，之后在自下而上(bottom-up)的沉积工艺中沉积虚设栅极层以形成虚设栅极层。虚设介电层可以包括例如氧化硅的材料，并且晶种层可以包括例如非晶硅或多晶硅的材料。用于虚设栅极层的前体可以包括氯基硅烷，其可以用于在晶种层上选择性地沉积虚设栅极层的材料，而不将材料沉积在虚设介电层上。根据所提供的工艺形成虚设栅极层可以减少或消除虚设栅极层中的接缝及/或空隙，以及在形成具有虚设栅极层的半导体鳍片中的弯曲。根据所提供的工艺形成的半导体装置具有更少的装置缺陷以及改善的性能。
[0052]图1根据一些实施例，以三维视图示出FinFET的示例。FinFET包括在基板50(例如，半导体基板)上的鳍片52。隔离区56设置在基板50中，并且鳍片52在邻近的隔离区56上方及之间突出。尽管将隔离区56描述/示出为与基板50分离，但是如本公开中所使用，术语“基板”可以指单独的半导体基板或与隔离区结合的半导体基板。此外，尽管鳍片52和基板50被示为单一的连续材料，但是鳍片52及/或基板50可以包括单一材料或多种材料。在本公开中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体装置的方法，包括：在一沟槽中沉积一第一材料，其中该沟槽设置在一第一鳍片与一第二鳍片之间；蚀刻该第一材料以露出该沟槽的多个侧壁的一上方部分；以及在该第一材料之上沉积一第二材料，而该第二材料并未沉积在所露出的该沟槽的该些侧壁的该上方部分之上。2.如权利要求1所述的形成半导体装置的方法，其中利用一顺应性沉积工艺执行该第一材料的沉积。3.如权利要求1所述的形成半导体装置的方法，其中用于沉积该第一材料的一第一前体包括乙硅烷。4.如权利要求1所述的形成半导体装置的方法，其中用于蚀刻该第一材料的一蚀刻剂包括氯化氢(HCl)。5.如权利要求1所述的形成半导体装置的方法，其中用于沉积该第二材料的一第二前体包括二氯硅烷(H2SiCl2)。6.如权利要求1所述的形成半导体装置的方法，还包括形成一替换栅极，其中形成该替换栅极的步骤包括：沉积该第一材料、蚀刻该第一材料以及沉积该第二材料。7.一种形成半导体装置的方法，包括：形成多个鳍片，该多个鳍片从一基板延伸，其中一沟槽包括该多个鳍片的多个侧壁以及在该多个鳍片的该多个侧壁之间延伸的一底表面；在该多个鳍片之上以及在该沟槽之中沉积一第一介电层；以及在该第一介电层之上形成一虚设栅极层，其中形成该虚设栅极层的步骤包括：在该第...

【专利技术属性】
技术研发人员：陈孟谷，张家敖，赵晟博，郑培仁，李启弘，杨育佳，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：