【技术实现步骤摘要】
半导体器件中的触件隔离体
[0001]本专利技术涉及在半导体处理期间提供触件隔离体,并且更具体地涉及适合于高级节点互补场效应晶体管的这种触件隔离体。
[0002]专利技术背景
[0003]考虑到要坚持摩尔定律以及相关的不断缩小规模的要求,有人提出了互补场效应晶体管(CFET)设计作为3nm技术节点及以上的可能竞争者。CFET可以看作是垂直堆叠的环绕式栅极(gate-all-around,GAA)纳米线晶体管的进一步发展,其中,不是堆叠n型或p型器件,而是将两种类型的器件彼此堆叠在一起。例如,Ryckaert等人提出了一种CFET流程,其中将n型垂直片堆叠在p型鳍片上(RYCKAERT,J.等人,缩放到N3以上的CMOS的互补FET(CFET)(The Complementary FET(CFET)for CMOS scaling beyond N3),发表于2018IEEE VLSI技术研讨会(In:2018IEEE Symposium on VLSI Technology),IEEE,2018,第141-142页)。 />[0004]对于本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种形成用于半导体器件的触件隔离体(900)的方法,其包括:a.提供半导体结构,其包括暴露其下方触件(600)的沟槽(400),b.用牺牲材料(700)填充沟槽(400)的底部,c.用陶瓷材料(800)渗透所述牺牲材料(700),以及d.去除牺牲材料(700)。2.如权利要求1所述的方法,其中,牺牲材料(700)包含路易斯碱性官能团。3.如前述权利要求中任一项所述的方法,其中,牺牲材料(700)是旋涂碳或聚(甲基丙烯酸甲酯)。4.如前述权利要求中任一项所述的方法,其中,陶瓷材料(800)是Al、Hf、Zr、Ti、Ru或Si的氧化物。5.如前述权利要求中任一项所述的方法,其中,陶瓷材料(800)的相对介电常数为15或更小,优选为10或更小。6.如前述权利要求中任一项所述的方法,其中,步骤c包括:c1.使牺牲材料(700)暴露于第一前体,和c2.使牺牲材料(700)暴露于第二前体。7.如权利要求6所述的方法,其中,第一前体是路易斯酸性金属化合物,其中第二前体是氧化剂。8.如前述权...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。