CMOS集成器件的制造方法技术

本发明专利技术提供了一种CMOS集成器件的制造方法，应用于半导体技术领域。在本发明专利技术提供的CMOS集成器件的制造方法中，通过采用改良后的第一CMOS器件区中的低阈值电压PMOS管的晕环离子注入光罩，在打开第一CMOS器件区中低阈值电压PMOS管所在区域(第三注入窗口)的同时打开第三CMOS器件区的NMOS管所在区域(第四注入窗口)，因此，在通过对所述第三注入窗口进行离子注入，形成低阈值电压PMOS管的第一N型晕环离子注入区的同时在所述第四注入窗口对应的半导体衬底上形成第三CMOS器件区的NMOS管的N型浅掺杂离子注入区，从而节省了一道形成第三CMOS器件区的NMOS管的浅掺杂离子注入光罩，进而节约了CMOS集成器件的生产成本、提高了生产效率。效率。效率。

【技术实现步骤摘要】
CMOS集成器件的制造方法


[0001]本专利技术涉及半导体
，特别涉及一种半CMOS集成器件的制造方法。

技术介绍

[0002]随着集成电路制造技术的不断发展，对芯片集成度的要求也不断提高，在通过CMOS工艺平台制作的芯片中，要求同时集成有核心MOS器件(core MOS devices)和输入/输出MOS器件(I/O MOS devices)。尤其对于输入/输出MOS器件，在通过CMOS工艺平台制作的芯片中要求集成有多个，且多个输入/输出MOS器件需要具有不同的工作电压，以满足芯片适应性的需要。例如需要同时提供工作电压为1.5V、3.3V和5V的输入/输出MOS器件，或者工作电压为1.5V和5V的输入/输出MOS器件。并且，在集成电路亚微米以及深亚微米时代中，随着栅极长度/沟道长度的减小，在技术上需要面对的主要问题包括穿通和沟道电场，这些问题会导致的热载流子效应(Hot Carrier Injection，HCI)。即由于耗尽区宽度延展进入沟道，导致有效沟道长度变窄，等效加在沟道上的电场则增加，导致沟道载流子碰撞从而增加产生新电子空穴本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CMOS集成器件的制造方法，其特征在于，提供一半导体衬底，所述半导体衬底包括所需工作电压依次增高的第一CMOS器件区、第二CMOS器件区和第三CMOS器件区，所述第一CMOS器件区包括正常阈值电压CMOS器件区和低阈值电压CMOS器件区，每个CMOS器件区均包括PMOS区和NMOS区；在各个所述PMOS区和所述NMOS区的半导体衬底上形成有相应的栅极结构；在所述半导体衬底的表面上形成图形化的第一光刻胶层，所述第一光刻胶层中形成有对准所述正常阈值电压CMOS器件区的PMOS区的第一注入窗口，以及，对准所述第二CMOS器件区的NMOS区的第二注入窗口；以所述第一光刻胶层和所述栅极结构为掩膜，采用P型离子对所述第一注入窗口和所述第二注入窗口下方的半导体衬底进行离子注入，以在所述正常阈值电压CMOS器件区的PMOS区中形成第一P型浅掺杂离子注入区，在所述第二CMOS器件区的NMOS区中形成第一P型晕环离子注入区；去除所述第一光刻胶层，并在所述半导体衬底的表面上形成图形化的第二光刻胶层，所述第二光刻胶层中形成有对准所述低阈值电压CMOS器件区的PMOS区的第三注入窗口，以及，对准所述第三CMOS器件区的NMOS区的第四注入窗口；以所述第二光刻胶层和所述栅极结构为掩膜，采用N型离子对所述第三注入窗口和所述第四注入窗口下方的半导体衬底进行离子注入，以在所述低阈值电压CMOS器件区的PMOS区中形成第一N型晕环离子注入区，在所述第三CMOS器件区的NMOS区中形成第一N型浅掺杂离子注入区。2.如权利要求1所述的CMOS集成器件的制造方法，其特征在于，所述N型离子包括磷、砷和锑中的至少一种，所述P型离子包括硼、铟和镓中的至少一种。3.如权利要求1所述的CMOS集成器件的制造方法，其特征在于，所述第一CMOS器件区的工作电压为1.5V，所述第二CMOS器件区的工作电压为3.3V，所述第三CMOS器件区的工作电压为5V。4.如权利要求1所述的CMOS集成器件的制造方法，其特征在于，在形成所述第一N型晕环离子注入区和所述第一N型浅掺杂离子注入区之后，或者，在形成所述栅极结构之后且在形成所述第一光刻胶层之前，所述制造方法还包括：在所述半导体衬底的表面上形成图形化的第三光刻胶层，所述第三光刻胶层中形成有对准所述正常阈值电压CMOS器件区的NMOS区的第五注入窗口，以及...

【专利技术属性】
技术研发人员：曹启鹏，王卉，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：