具隔离阱区的存储单元及其相关非挥发性存储器制造技术

本发明专利技术公开一种具隔离阱区的存储单元及其相关非挥发性存储器，其中非挥发性存储器的存储单元包括一基板区域、一障壁层、一N型阱区、一隔离结构、一第一栅极结构、一第一侧壁绝缘层、一第一P型掺杂区、一第二P型掺杂区与一N型掺杂区。隔离结构围绕于N型阱区且位于障壁层上方。隔离结构与障壁层包围N型阱区，使得该N型阱区为隔离阱区。第一栅极结构形成于N型阱区的一表面上方且第一侧壁绝缘层形成于第一栅极结构的周围。第一P型掺杂区、第二P型掺杂区与N型掺杂区位于N型阱区的表面下方。

【技术实现步骤摘要】
具隔离阱区的存储单元及其相关非挥发性存储器
本专利技术涉及一种非挥发性存储器(non-volatilememory，简称NVM)，且特别是涉及一种具隔离阱区的存储单元及其相关非挥发性存储器。
技术介绍
众所周知，非挥发性存储器在电源停止供应后仍可持续地记录数据，因此非挥发性存储器已经广泛地运用在各式电子装置中。一般来说，非挥发性存储器内由多个存储单元排列成一存储单元阵列，而每个存储单元内会包含一浮动栅晶体管(floatinggatetransistor)。浮动栅晶体管中的浮动栅极(floatinggate)可用来存储热载流子(hotcarrier)。而控制浮动栅极的热载流子注入数量即可决定存储单元的存储状态。其中，热载流子可为电子。基本上，浮动栅极晶体管的浮动栅极为可导电的材料，例如多晶硅。而作为非挥发性存储器时，浮动栅晶体管的浮动栅极并不会连接至电路的任何一个部分，而是让浮动栅极保持在浮接(floating)状态。
技术实现思路
本专利技术有关于一种非挥发性存储器，包括一第一存储单元。该第一存储单元包括：一基板区域；一障壁层，位于该基板区域上方；一N型阱区，位于该障壁层上方；一隔离结构，围绕于该N型阱区且位于该障壁层上方，其中该隔离结构具有一第一深度，该N型阱区具有一第二深度，且该第二深度小于该第一深度，该隔离结构与该障壁层包围该N型阱区，使得该N型阱区为一隔离阱区；一第一栅极结构，形成于该N型阱区的一表面上方，该第一栅极结构包括一第一栅极氧化层与一第一栅极层；一第一侧壁绝缘层，形成于该第一栅极结构的周围；一第一P型掺杂区与一第二P型掺杂区位于该N型阱区的该表面下方该第一侧壁绝缘层的两侧；一N型掺杂区位于该N型阱区的该表面下方；其中，该N型阱区、该第一P型掺杂区、该第二P型掺杂区、该N型掺杂区与该第一栅极层形成一第一P型晶体管，该第一P型晶体管的一第一栅极端连接至该第一栅极层，该第一P型晶体管的一第一源极端连接至该第一P型掺杂区，该第一P型晶体管的一第一漏极端连接至该第二P型掺杂区，该第一P型晶体管的一第一体极端连接至该N型掺杂区，该第一P型晶体管的该第一源极端与该第一体极端互相连接。为了对本专利技术的上述及其他方面有更佳的了解，下文特举优选实施例，并配合所附的附图，作详细说明如下：附图说明图1A至图1E为第一实施例非挥发性存储器的存储单元的制作流程示意图；图1F为第一实施例非挥发性存储器的存储单元的等效电路的示意图；图2A至图2E为第一实施例存储单元于各种动作时的偏压示意图；图3A与图3B为第一实施例的各种构造的示意图；图4A至图4E为第一实施例存储单元所组成的存储单元阵列以及各种动作的偏压示意图；图5为第一实施例存储单元所组成的另一存储单元阵列的示意图；图6A与图6B为第二实施例非挥发性存储器的存储单元与等效电路的示意图；图7A至图7E为第二实施例存储单元于各种动作时的偏压示意图；图8为第二实施例存储单元所组成的存储单元阵列的示意图；图9A与图9B为第三实施例非挥发性存储器的存储单元与等效电路的示意图；图10A至图10F为第三实施例存储单元于各种动作时的偏压示意图；以及图11为第三实施例存储单元所组成的存储单元阵列的示意图。符号说明100,310,350,600,900:非挥发性存储器101,324,352,601,901:p型基板102,602,902:隔离结构104,604,904:N型阱区106,606,906:P型阱区110:栅极结构112,612,632,912,932:栅极氧化层114,614,634,914,934:栅极层116,616,636,916,936:侧壁绝缘层121,122,621,622,623,921,922,923,924:P型掺杂区125,625,925:N型掺杂区322:N型埋入层354:障壁氧化层400,500,800,999:存储单元阵列具体实施方式本专利技术提出一种电荷陷阱式的非挥发性存储器(charge-trappingNVM)，且非挥发性存储器中的每一个存储单元都设计在隔离阱区中。另外，本专利技术的存储单元中都未具备浮动栅晶体管。请参照图1A至图1E，其所绘示为本专利技术第一实施例非挥发性存储器的存储单元的制作流程示意图。图1F为本专利技术第一实施例非挥发性存储器的存储单元的等效电路。如图1A所示，在p型基板(p_sub)101上形成深度d1的隔离结构(isolationstructure)102用以定义不同存储单元的区域。其中，隔离结构102可为浅沟槽隔离结构(shallowtrenchisolation，简称STI)。如图1B所示，在p型基板101上形成N型阱区(NW)104与P型阱区(PW)106。其中，N阱区104的深度为d2，且d2小于d1。再者，P型阱区(PW)106位于N型阱区(NW)104下方，且P型阱区(PW)106可视为一障壁层(Barrierlayer)。因此，被隔离结构102与P型阱区(PW)106所包围的N型阱区(NW)104即成为一隔离阱区(isolatedwellregion)。如图1C所示，在N型阱区(NW)104表面上方形成栅极结构110。栅极结构110包括一栅极氧化层112与一栅极层114。如图1D所示，在栅极结构110的周围形成侧壁绝缘层(sidewallinsulator)116。举例来说，侧壁绝缘层116为间隙壁(spacer)，其为氮化硅间隙壁(siliconnitridespacer)，或者为氧化物-氮化物-氧化物(oxide-nitride-oxide)的三层结构(tri-layer)的间隙壁。接着，在N型阱区(NW)104的表面下方，侧壁绝缘层116两侧分别形成P型掺杂区(p+)121与122。另外，在N型阱区(NW)104的表面再形成一N型掺杂区(n+)125。举例来说，N型掺杂区(n+)125形成于P型掺杂区121旁。如图1E与图1F所示，非挥发性存储器100包括两个存储单元Cell1与Cell2。每个存储单元由单一个P型晶体管组成，可称为一个晶体管存储单元(1Tcell)。P型晶体管由N型阱区(NW)104、P型掺杂区121与122、N型掺杂区125、栅极层114与侧壁绝缘层116所组成。其中，栅极层114为P型晶体管的栅极端G、P型掺杂区122为P型晶体管的漏极端D、P型掺杂区121为P型晶体管的源极端S、N型掺杂区125为P型晶体管的体极端(bodyterminal)B，且体极端B与源极端S相互连接。根据本专利技术的第一实施例，由于N型阱区104的深度小于隔离结构102的深度，且P型阱区106位于N型阱区104的下方。因此，N型阱区104即成为隔离阱区(isolatedwellregion)。换句话说，每个存储单元都设计于隔离阱本文档来自技高网...

【技术保护点】
1.一种非挥发性存储器，其特征在于，包括第一存储单元，该第一存储单元包括：/n基板区域；/n障壁层，位于该基板区域上方；/nN型阱区，位于该障壁层上方；/n隔离结构，围绕于该N型阱区且位于该障壁层上方，其中该隔离结构具有第一深度，该N型阱区具有第二深度，且该第二深度小于该第一深度，该隔离结构与该障壁层包围该N型阱区，使得该N型阱区为一隔离阱区；/n第一栅极结构，形成于该N型阱区的表面上方，该第一栅极结构包括第一栅极氧化层与第一栅极层；/n第一侧壁绝缘层，形成于该第一栅极结构的周围；/n第一P型掺杂区与第二P型掺杂区，位于该N型阱区的该表面下方该第一侧壁绝缘层的两侧；/nN型掺杂区位于该N型阱区的该表面下方；/n其中，该N型阱区、该第一P型掺杂区、该第二P型掺杂区、该N型掺杂区与该第一栅极层形成第一P型晶体管，该第一P型晶体管的第一栅极端连接至该第一栅极层，该第一P型晶体管的第一源极端连接至该第一P型掺杂区，该第一P型晶体管的第一漏极端连接至该第二P型掺杂区，该第一P型晶体管的第一体极端连接至该N型掺杂区，该第一P型晶体管的该第一源极端与该第一体极端互相连接。/n

【技术特征摘要】
20191211 US 62/946,432;20200930 US 17/037,7811.一种非挥发性存储器，其特征在于，包括第一存储单元，该第一存储单元包括：
基板区域；
障壁层，位于该基板区域上方；
N型阱区，位于该障壁层上方；
隔离结构，围绕于该N型阱区且位于该障壁层上方，其中该隔离结构具有第一深度，该N型阱区具有第二深度，且该第二深度小于该第一深度，该隔离结构与该障壁层包围该N型阱区，使得该N型阱区为一隔离阱区；
第一栅极结构，形成于该N型阱区的表面上方，该第一栅极结构包括第一栅极氧化层与第一栅极层；
第一侧壁绝缘层，形成于该第一栅极结构的周围；
第一P型掺杂区与第二P型掺杂区，位于该N型阱区的该表面下方该第一侧壁绝缘层的两侧；
N型掺杂区位于该N型阱区的该表面下方；
其中，该N型阱区、该第一P型掺杂区、该第二P型掺杂区、该N型掺杂区与该第一栅极层形成第一P型晶体管，该第一P型晶体管的第一栅极端连接至该第一栅极层，该第一P型晶体管的第一源极端连接至该第一P型掺杂区，该第一P型晶体管的第一漏极端连接至该第二P型掺杂区，该第一P型晶体管的第一体极端连接至该N型掺杂区，该第一P型晶体管的该第一源极端与该第一体极端互相连接。


2.如权利要求1所述的非挥发性存储器，还包括第二存储单元，且该第二存储单元包括第二P型晶体管，其中该第一P型晶体管的该第一栅极端连接至第一字符线，该第二P型晶体管的第二栅极端连接至第二字符线，该第一P型晶体管的该第一源极端与该第二P型晶体管的第二源极端连接至第一源极线，该第一P型晶体管的该第一漏极端与该第二P型晶体管的第二漏极端连接至第一位线。


3.如权利要求2所述的非挥发性存储器，还包括第三存储单元，且该第三存储单元包括第三P型晶体管，其中该第三P型晶体管的第三栅极端连接至该第一字符线，该第三P型晶体管的第三源极端连接至第二源极线，该第三P型晶体管的第三漏极端连接至第二位线。


4.如权利要求1所述的非挥发性存储器，还包括第二存储单元，且该第二存储单元包括第二P型晶体管，其中该第一P型晶体管的该第一栅极端连接至第一字符线，该第二P型晶体管的第二栅极端连接至第二字符线，该第一P型晶体管的该第一源极端与该第二P型晶体管的第二源极端连接至第一源极线，该第一P型晶体管的该第一漏极端连接至第一位线，该第二P型晶体管的第二漏极端连接至第二位线。


5.如权利要求4所述的非挥发性存储器，还包括第三存储单元，且该第三存储单元包括第三P型晶体管，其中该第三P型晶体管的第三栅极端连接至该第一字符线，该第三P型晶体管的第三源极端连接至第二源极线，该第三P型晶体管的第三漏极端连接至该第一位线。


6.如权利要求1所述的非挥发性存储器，其中该障壁层为P型阱区或者层障壁氧化层。


7.如权利要求1所述的非挥发性存储器，其中该基板区域包括P型基板与N型埋入层，其中该N型埋入层位于该P型基板与该障壁层之间。


8.如权利要求1所述的非挥发性存储器，其中该第一侧壁绝缘层为一间隙壁，且该间隙壁为氮化硅间隙壁或者氧化物-氮化物-氧化物的三层结构间隙壁。


9.如权利要求1所述的非挥发性存储器，其中在抹除动作时，提供抹除电压至该第一P型晶体管的该第一源极端，提供接地电压至该第一P型晶体管的该第一漏极端，提供第三控制电压至该第一P型晶体管的该第一栅极端，其中该第三控制电压小于等于该接地电压。


10.如权利要求1所述的非挥发性存储器，其中该第一存储单元还包括：
第二栅极结构，形成于该N型阱区的该表面上方，该第二栅极结构包括第二栅极氧化层与第二栅极层；
第二侧壁绝缘层，形成于该第二栅极结构的周围；
第三P型掺杂区与第四P型掺杂...

【专利技术属性】
技术研发人员：陈学威，陈纬仁，孙文堂，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：中国台湾;71