三维存储器、电路芯片及其制备方法技术

本发明专利技术提供一种三维存储器、电路芯片及其制备方法。电路芯片的制备方法包括：提供衬底；在所述衬底内形成多个间隔设置的浅沟槽隔离结构，相邻的所述浅沟槽隔离结构之间为有源区域；在所述浅沟槽隔离结构内形成辅助栅极，以及在所述有源区域内形成MOS器件，其中，所述MOS器件包括栅极结构与位于所述栅极结构两侧的源极和漏极，所述辅助栅极位于相邻的所述MOS器件中的一个所述MOS器件的源极与另一个所述MOS器件的漏极之间。本发明专利技术的电路芯片的尺寸较小。

【技术实现步骤摘要】
三维存储器、电路芯片及其制备方法
本专利技术涉及半导体器件
，特别涉及一种三维存储器、电路芯片及其制备方法。
技术介绍
在三维存储器中，电路芯片大小会限制字线解码传输晶体管电路中的高电压MOS器件之间在X和Y方向上的间距。在单元编程操作期间，传输晶体管需要在29V的栅极电压处传输源极/漏极区的25V的高电压，在相邻高电压MOS器件之间的电压差大约是25V。现有技术下，通过在X方向和Y方向上在高电压MOS器件之间形成P型场注入物以抑制穿通，这会使得高电压MOS器件之间的间距不能继续缩小，而导致电路芯片不能进一步缩小其尺寸。
技术实现思路
本专利技术的目的在于提供一种三维存储器、电路芯片及其制备方法，以解决电路芯片不能进一步缩小其尺寸的技术问题。本专利技术提供一种电路芯片的制备方法，包括：提供衬底；在所述衬底内形成多个间隔设置的浅沟槽隔离结构，相邻的所述浅沟槽隔离结构之间为有源区域；在所述浅沟槽隔离结构内形成辅助栅极，以及在所述有源区域内形成MOS器件，其中，所述MOS器件包括栅极结构与位于所述栅极结构两侧的源极和漏极，所述辅助栅极位于相邻的所述MOS器件中的一个所述MOS器件的源极与另一个所述MOS器件的漏极之间。其中，在形成所述浅沟槽隔离结构之后，且在形成所述辅助栅极与形成所述MOS器件之前，所述制备方法还包括：在所述浅沟槽隔离结构内形成第一过孔，以及在所述衬底的有源区域内形成第二过孔，其中，所述第一过孔与所述第二过孔间隔设置。其中，“在所述浅沟槽隔离结构内形成辅助栅极，以及在所述有源区域内形成MOS器件”包括：在所述衬底上形成栅极层，其中，所述栅极层填充所述第一过孔与所述第二过孔；图案化所述栅极层，以形成位于所述第一过孔内的辅助栅极与形成在所述第二过孔内的栅极结构；对所述衬底的位于所述辅助栅极与所述栅极结构之间的区域进行掺杂，以形成所述源极和所述漏极。其中，“在所述衬底内形成多个间隔设置的浅沟槽隔离结构”包括：在所述衬底上形成多个间隔设置的浅沟槽，在每个所述浅沟槽内形成隔离材料以形成所述浅沟槽隔离结构。其中，在形成所述辅助栅极与形成所述MOS器件之后，所述制备方法还包括：在所述衬底上形成所述绝缘层，其中，所述绝缘层覆盖所述辅助栅极与所述MOS器件；在所述绝缘层内形成辅助触点、第一触点、第二触点以及第三触点，其中，所述辅助触点连接所述辅助栅极，所述第一触点连接所述栅极结构，所述第二触点连接所述源极，所述第三触点连接所述漏极。其中，“在所述衬底上形成栅极层，其中，所述栅极层填充所述第一过孔与所述第二过孔”包括：在所述第二过孔内形成栅极电介质层；在所述衬底上形成栅极层，其中，所述栅极层填充所述第一过孔，且所述栅极层填充覆盖有所述栅极电介质层的所述第二过孔。其中，所述衬底为P型掺杂阱，所述源极为N型掺杂，所述漏极为N型掺杂，所述栅极结构的材质为多晶硅，所述辅助栅极的材质为多晶硅。本专利技术提供一种电路芯片，所述电路芯片由上述的制备方法制备形成。本专利技术提供一种电路芯片包括：衬底；多个浅沟槽隔离结构，多个所述浅沟槽隔离结构间隔形成在所述衬底内，相邻的所述浅沟槽隔离结构之间为有源区域；辅助栅极，所述辅助栅极形成在所述浅沟槽隔离结构内；MOS器件，所述MOS器件形成在所述有源区域内；其中，所述MOS器件包括栅极结构与位于所述栅极结构两侧的源极和漏极，所述辅助栅极位于相邻的所述MOS器件中的一个所述MOS器件的源极与另一个所述MOS器件的漏极之间。其中，所述电路芯片还包括：绝缘层，所述绝缘层位于所述衬底上，且所述绝缘层覆盖所述辅助栅极与所述MOS器件；辅助触点、第一触点、第二触点以及第三触点，所述辅助触点、所述第一触点、所述第二触点以及所述第三触点均形成于所述绝缘层内，且所述辅助触点连接所述辅助栅极，所述第一触点连接所述栅极结构，所述第二触点连接所述源极，所述第三触点连接所述漏极。本专利技术提供一种三维存储器，包括存储阵列芯片与上述的电路芯片，所述存储阵列芯片与所述电路芯片键合连接。综上所述，本申请通过在浅沟槽隔离结构(STI)内形成辅助栅极，利用了浅沟槽隔离结构(STI)，不会增加电路芯片的尺寸，而且辅助栅极与相邻的MOS器件中的一个MOS器件的源极以及另一个MOS器件的漏极可以形成辅助MOS器件，相当于MOS场效应管，辅助栅极连接负偏压，可以认为输入电流极小或没有输入电流，这使得电路芯片有很高的输入阻抗，使该电路芯片在其高压MOS器件之间不会发生穿通、且其电性可以引出的前提下，MOS器件之间的间距能继续缩小，从而减小了电路芯片的尺寸。同时，由于本申请的电路芯片有很高的输入阻抗，浅沟槽隔离结构(STI)内的P型场注入物的剂量可以降低，甚至取消P型场注入物的注入，这就降低了成本，并提升了MOS器件的体效应(Bodyeffect)。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为传统的制备方法制备的电路芯片的结构示意图。图2是本专利技术实施例提供的电路芯片的制备方法的流程示意图。图3是衬底的结构示意图。图4是在衬底内形成浅沟槽隔离结构的结构示意图。图5是在浅沟槽隔离结构内形成第一过孔以及在衬底上形成第二过孔的结构示意图。图6是在第二过孔内形成栅极电介质层的结构示意图。图7是在衬底上形成栅极层的结构示意图。图8是图案化衬底以形成辅助栅极与栅极结构的结构示意图。图9是形成源极与漏极的结构示意图。图10是电路芯片的剖面结构示意图。图11是图10所示的电路芯片的俯视结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在描述本专利技术的具体实施方式之前，先简单介绍下传统的电路芯片的制备方法。请参阅图1，传统的电路芯片的制备方法为：在衬底10上形成MOS器件50，相邻的MOS器件50之间通过浅沟槽隔离结构(STI)20进行间隔，在X方向和Y方向上的浅沟槽隔离结构(STI)20内注入P型场注入物以抑制穿通。但是，这会使得高电压MOS器件50之间的间距不能继续缩小，而导致电路芯片不能进一步缩小其尺寸。基于上述问题，本专利技术提供一种电路芯片的制备方法。请参阅图2，图2是本专利技术实施例提供的电路芯片的制备方法的流程示意图。本申请通过在浅沟槽隔离结构(STI)20内形成辅助栅极40，利用了浅沟槽隔离结构(STI)20，不会增加电路芯片的尺寸，而且辅助栅极40与相邻的MOS器件50中的一个MOS器件本文档来自技高网...

【技术保护点】
1.一种电路芯片的制备方法，其特征在于，包括：/n提供衬底；/n在所述衬底内形成多个间隔设置的浅沟槽隔离结构，相邻的所述浅沟槽隔离结构之间为有源区域；/n在所述浅沟槽隔离结构内形成辅助栅极，以及在所述有源区域内形成MOS器件，其中，所述MOS器件包括栅极结构与位于所述栅极结构两侧的源极和漏极，所述辅助栅极位于相邻的所述MOS器件中的一个所述MOS器件的源极与另一个所述MOS器件的漏极之间。/n

【技术特征摘要】
1.一种电路芯片的制备方法，其特征在于，包括：
提供衬底；
在所述衬底内形成多个间隔设置的浅沟槽隔离结构，相邻的所述浅沟槽隔离结构之间为有源区域；
在所述浅沟槽隔离结构内形成辅助栅极，以及在所述有源区域内形成MOS器件，其中，所述MOS器件包括栅极结构与位于所述栅极结构两侧的源极和漏极，所述辅助栅极位于相邻的所述MOS器件中的一个所述MOS器件的源极与另一个所述MOS器件的漏极之间。


2.根据权利要求1所述的制备方法，其特征在于，在形成所述浅沟槽隔离结构之后，且在形成所述辅助栅极与形成所述MOS器件之前，所述制备方法还包括：
在所述浅沟槽隔离结构内形成第一过孔，以及在所述衬底的有源区域内形成第二过孔，其中，所述第一过孔与所述第二过孔间隔设置。


3.根据权利要求2所述的制备方法，其特征在于，“在所述浅沟槽隔离结构内形成辅助栅极，以及在所述有源区域内形成MOS器件”包括：
在所述衬底上形成栅极层，其中，所述栅极层填充所述第一过孔与所述第二过孔；
图案化所述栅极层，以形成位于所述第一过孔内的辅助栅极与形成在所述第二过孔内的栅极结构；
对所述衬底的位于所述辅助栅极与所述栅极结构之间的区域进行掺杂，以形成所述源极和所述漏极。


4.根据权利要求1所述的制备方法，其特征在于，“在所述衬底内形成多个间隔设置的浅沟槽隔离结构”包括：
在所述衬底上形成多个间隔设置的浅沟槽，在每个所述浅沟槽内形成隔离材料以形成所述浅沟槽隔离结构。


5.根据权利要求1所述的制备方法，其特征在于，在形成所述辅助栅极与形成所述MOS器件之后，所述制备方法还包括：
在所述衬底上形成所述绝缘层，其中，所述绝缘层覆盖所述辅助栅极与所述MOS器件；
在所述绝缘层内形成辅助触点、第一触点、第二触点以及第三触点，其中，所述辅助...

【专利技术属性】
技术研发人员：陈亮，刘威，王言虹，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42