用于片上系统异步IP互连的低摆幅差分接口电路技术方案

用于片上系统异步ＩＰ互连的低摆幅差分接口电路属于低功耗ＣＭＯＳ片上系统设计技术领域，其特征在于，它含有：驱动器是采样差分式级联反相器的互连线驱动器，接收器是差分电平触发锁存器，该锁存器的输入信号从它的ＮＭＯＳ管ＭＮ１和ＭＮ２的源极输入，该锁存器的时钟信号是局部时钟信号，它作为采样时钟对输入低摆幅信号采样且其频率优化为输入低摆幅信号最高频率的２倍；在该锁存器输出端交叉耦合着一个用于再次减少输入信号失真的与非门式锁存器。它具有功耗极小、功耗延时积极小、结构简单、在高频大负载下性能稳定、使用调试方便的优点。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

用于片上系统异步IP互连的低摆幅差分接口电路属于低功耗CMOS片上系统(SOCSystem-On-Chip)设计
，尤其涉及基于异步系统IP芯核互连的低功耗CMOS片上系统设计
，更具体涉及到一种用于芯片系统中各电路IP模块间互连的接口电路。集成电路的功耗来源主要有动态功耗、静态功耗、短路电流功耗和泄漏电流功耗。其中动态功耗占主要部分。在一定电路性能约束下，电路某节点的动态功耗PDynamic是该节点负载电容CL、电源电压VDD和该节点的电压摆幅VSwing的函数，即PDynamic=12CLVDDVSwingfα-----(1)]]>其中，f为电路的工作频率，α为信号活性。从式(1)中可见，减小α、CL、VDD和Vswing均可以减小电路的动态功耗。本文的工作主要就是针对如何通过减小VSwing来降低功耗。集成电路设计进入了深亚微米阶段，互连线功耗在电路整体功耗中占的比例越来越大，主要体现在工作在大负载、高信号频率的系统以及时钟网络的耗能上。Dake Liu研究指出互连线和互连线驱动器分别占系统总功耗的20％和65％。尤其是微系统芯片(S本文档来自技高网...

【技术保护点】
用于片上系统异步ＩＰ互连的低摆幅差分接口电路，含有依次串联的驱动器、互连线和接收器，其特征在于，它含有：驱动器是采用差分式级联反相器的互连线驱动器，接收器是差分电平触发锁存器，该锁存器的输入信号从它的ＮＭＯＳ管ＭＮ１和ＭＮ２的源极输入，该锁存器的时钟信号Ｃｌｋ是局部时钟信号，Ｃｌｋ作为采样时钟对输入低摆幅信号采样且其频率优化为输入低摆幅信号最高频率的２倍。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨华中，乔飞，黄刚，汪蕙，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]