【技术实现步骤摘要】
积分器输出摆幅降低
本专利技术总体上涉及降低输出摆幅,更具体地涉及降低ΣΔ(sigma-delta)模数转换器中的积分器输出摆幅。
技术介绍
基于ΣΔ调制的模数转换器(ADC)已经被广泛用于数字音频和高精度乐器系统。近来,随着时间连续ΣΔ调制器被越来越多地用于纳米互补金属氧化物半导体(CMOS)设计,ΣΔADC被常用于基础宽带无线电接收器。一般,ΣΔADC具有回路滤波器,其包括(一连串)一个或多个运算放大器(opamp)积分器,其中每个运算放大器积分器可具有输入处的电阻器、运算放大器和反馈路径中的电容器。N阶ΣΔADC可具有回路滤波器中的N个级的运算放大器积分器,回路滤波器布置用于产生用于粗量化模数转换器的输出从而产生脉冲串。脉冲串随后作为输入被提供给返回至回路滤波器的反馈路径中的数模转换器。如果粗量化ADC产生1位数字输出脉冲串,数字输出通常被提供给数字滤波器和抽取器以产生多位数字输出。时间连续ΣΔ调制器的效率是回路滤波器中的级的信号增益的函数。在设计时间连续ΣΔ(CTSD)ADC时,一个设计目标是针对给定积分器增益降低积分器输出摆幅,由此放大器失真更小而且电流消耗更低。具有诸如信号传递函数(STF)之类的有利特征的拓扑结构通常受困于前端级中的低信号增益,从而限制了其效率。低信号增益是积分器输出处的必须被缩小至符合所用电路的摆幅限制内的大摆幅导致的结果。如果信号摆幅可以减小而不影响信号传递函数(STF),则回路滤波器保持期望的特性同时增大了效率。积分器输出摆幅由系数大小和电源电压净空确定。当积分器被缩放用于 ...
【技术保护点】
一种时间连续ΣΔ回路滤波器,用于过滤模拟输入V1N,回路滤波器包括:一连串运算放大器积分器,其中该一连串运算放大器积分器的输入是VIN,而且运算放大器积分器的一个或多个输出被提供给模数转换器以产生数字输出dOUT;以及第一反馈电压输出数模转换器VDAC2,其将dOUT作为输入,并且其电压输出通过第一电容器CDAC2连接至该一连串运算放大器积分器中的第一运算放大器的输入节点。
【技术特征摘要】
2013.11.06 US 14/073,3961.一种用于时间连续∑Δ模数转换器的回路滤波器,用于滤波模拟输入VIN,回路滤波器包括:
包括第一运算放大器的第一积分器级和一个或多个另外的积分器级,每个另外的积分器级包括另外的运算放大器,另外的积分器级连接到第一积分器级的输出,其中第一积分器级的输入是VIN,而且另外的积分器级的一个或多个输出被提供给模数转换器以产生数字输出dOUT;以及
第一反馈电压输出数模转换器,其具有dOUT作为输入,并且具有通过第一电容器CDAC2连接至所述第一积分器级中的第一运算放大器的输入节点的电压输出;
其中:
第一反馈电压输出数模转换器被配置为消除第二反馈电流输出数模转换器的功能的至少一部分,第二反馈电流输出数模转换器具有dOUT作为输入,并且具有连接到另外的积分器级中的第二运算放大器的输入节点的电流输出;以及
基于不再由第二反馈电流输出数模转换器汲取的电流、第一运算放大器的输出节点和第二运算放大器的输入节点之间的电阻器R2的电阻以及第一积分器级的反馈电容器C1的电容来确定CDAC2的电容以在第一运算放大器的输出处提供等效电压VDAC2@out1。
2.根据权利要求1所述的回路滤波器,其中:
第一反馈电压输出数模转换器被配置成基本上消除第一运算放大器的输出节点处的带内信号内容。
3.根据权利要求1或2所述的回路滤波器,其中:
第一反馈电压输出数模转换器产生所述等效电压VDAC2@out1,以提供等效电压来减小流入连接到第一积分器级的输出的另外的积分器级的另外的运算放大器的输入节点的电流。
4.根据权利要求1或2所述的回路滤波器,进一步包括:
第二电容器-CDAC2,其连接至第一反馈电压输出数模转换器的输出和第一运算放大器的输出节点;
其中第二电容器-CDAC2在第一运算放大器的输出节点处提供电荷。
5.根据权利要求1或2所述的回路滤波器,其中第二反馈电流输出数模转换器被配置成汲取电流,第二反馈电流输出数模转换器汲取的电流量基于VIN和dOUT,使得第二反馈电流输出数模转换器结合第一反馈电压输出数模转换器的操作降低流入所述另外的积分器级中的第二运算放大器的输入节点的净电流至基本上为零。
6.根据权利要求1或2所述的回路滤波器,其中:
通过在第一反馈电压输出数模转换器的输出和积分器级中的第一运算放大器和另外的运算放大器中的一个或多个运算放大器的输入节点之间连接电阻器,第一反馈电压输出数模转换器...
【专利技术属性】
技术研发人员:D·N·奥尔里德,李纪鹏,R·E·施瑞尔,H·施巴塔,
申请(专利权)人:亚德诺半导体集团,
类型:发明
国别省市:百慕大群岛;BM
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。