一种功率模组制造方法及功率模组封装结构技术

本发明专利技术公开一种功率模组制造方法及功率模组封装结构，该功率模组制造方法包括：准备步骤、晶圆划片步骤、上载体步骤、第一互连步骤及第二互连步骤；该功率模组封装结构包括：载体；晶片堆叠体，其包括第一晶片，以及制备于第一晶片的顶部的第二晶片；第一晶片的顶部设有第一顶部电极，第二晶片的顶部设有第二顶部电极；第一晶片的底部固定于载体；第一电连接件，其将第一顶部电极与载体电连接；第二电连接件，其将第二顶部电极与第一顶部电极电连接。该功率模组制造方法，可缩短封装时间，提高封装效率，并且可缩小功率模组的封装尺寸；该功率模组封装结构，可缩小功率模组的封装尺寸，且第一晶片和第二晶片的平坦度可得到优化。

【技术实现步骤摘要】
一种功率模组制造方法及功率模组封装结构
本专利技术涉及半导体
，尤其涉及一种功率模组制造方法及功率模组封装结构。
技术介绍
现有的半导体功率模组，一般将两个或多个晶片焊在引线框架上，然后通过金属线实现晶片的电极之间的电性互连，以满足功率模组的功能设计需求。半导体封装产品(如半导体功率模组)的体积越小，越有利于提高器件的密集度、集成度。但是，现有技术中的功率模组的封装尺寸较大。
技术实现思路
本专利技术实施例的一个目的在于：提供一种功率模组制造方法，其可缩短封装时间，提高封装效率；并且可缩小功率模组的封装尺寸。本专利技术实施例的另一个目的在于：提供一种功率模组封装结构，其可降低封装高度，且第一晶片和第二晶片的平坦度可得到优化。为达上述目的，本专利技术采用以下技术方案：一种功率模组制造方法，包括：准备步骤：提供堆叠型晶圆，所述堆叠型晶圆包括第一晶圆及设于所述第一晶圆的顶部的第二晶圆；晶圆划片步骤：对所述堆叠型晶圆进行划片，将第一晶圆切割为若干第一晶片，将第二晶圆切割为若干第二晶片，从而得到若干晶片堆叠体；所述晶片堆叠体包括所述第一晶片，以及堆叠于所述第一晶片的顶部的第二晶片；上载体步骤：提供载体，将所述晶片堆叠体固定于所述载体；第一互连步骤：采用第一电连接件将第一晶片顶部的第一顶部电极与载体电连接；第二互连步骤：采用第二电连接件将第二晶片顶部的第二顶部电极与第一晶片顶部的第一顶部电极电连接。作为优选，还包括晶圆处理步骤：提供顶部具有第一顶部电极的第一晶圆；在第一晶圆的顶面加工形成隔离层，所述隔离层为钝化层或绝缘层，将所述第一顶部电极由所述隔离层露出；在所述隔离层的顶部加工形成铜层；在所述铜层的顶部制备所述第二晶圆，以形成堆叠型晶圆。作为优选，在所述上载体步骤中，在所述载体上提供结合材料，将所述晶片堆叠体设于所述结合材料上，经过固化，使所述结合材料固化形成结合层，所述晶片堆叠体通过所述结合层固定于所述载体。一种功率模组封装结构，包括：载体；晶片堆叠体，其包括第一晶片，以及制备于所述第一晶片的顶部的第二晶片；所述第一晶片的顶部设有第一顶部电极，所述第二晶片的顶部设有第二顶部电极；所述第一晶片的底部固定于所述载体；第一电连接件，其将所述第一顶部电极与所述载体电连接；第二电连接件，其将所述第二顶部电极与所述第一顶部电极电连接。作为优选，所述晶片堆叠体包括隔离层，所述隔离层为钝化层或绝缘层；所述隔离层设于所述第一晶片的顶面，所述第二晶片生长于所述隔离层的顶部。作为优选，所述隔离层上设有引出窗口，所述第一顶部电极由所述引出窗口露出；在高度方向上，所述第一顶部电极的投影位于所述第二晶片外。作为优选，还包括铜层，在所述隔离层的顶部设有铜层，所述第二晶片生长于所述铜层的顶部。作为优选，所述第一晶片通过含银的结合层结合于所述载体的顶部。作为优选，所述第一电连接件为金属键合线，所述第二电连接件为金属键合线。作为优选，所述第一晶片包括第一源极、第一栅极和第一漏极，所述第一源极、第一栅极和第一漏极均为所述第一顶部电极；所述第二晶片包括第二源极、第二栅极和第二漏极，所述第二源极、第二栅极和第二漏极均为所述第二顶部电极；所述第二源极通过所述第一电连接件与所述第一源极电连接，所述第二栅极通过所述第一电连接件与所述第一栅极电连接，所述第二漏极通过所述第一电连接件与所述第一漏极电连接；所述第一源极通过所述第二电连接件与所述载体电连接，所述第一栅极通过所述第二电连接件与所述载体电连接，所述第一漏极通过所述第二电连接件与所述载体电连接；所述载体为引线框架。本专利技术的有益效果为：该功率模组制造方法，可缩短封装时间，提高封装效率，并且可缩小功率模组的封装尺寸；该功率模组封装结构，可缩小功率模组的封装尺寸，且第一晶片和第二晶片的平坦度可得到优化。附图说明下面根据附图和实施例对本专利技术作进一步详细说明。图1为本专利技术实施例所述功率模组封装结构的结构示意图；图2为图1中的A部放大图；图中：10、载体；20、晶片堆叠体；21、第一晶片；211、第一源极；212、第一栅极；213、第一漏极；22、第二晶片；221、第二源极；222、第二栅极；223、第二漏极；23、隔离层；231、引出窗口；24、铜层；31、第一电连接件；32、第二电连接件；40、结合层。具体实施方式为使本专利技术解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本专利技术实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在本专利技术的描述中，除非另有明确的规定和限定，术语“相连”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。在本专利技术中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。本专利技术提出了一种功率模组制造方法，该制造方法制造对晶片堆叠体20进行封装得到的功率模组封装结构，既缩小了封装结构的平面尺寸(x-y平面)，使其可满足高密集度需求；并且，第一晶片21和第二晶片22的堆叠在晶圆制程中完成，如此可缩短封装制程的时间，提高封装的效率，提高UPH；再者，由于第一晶片21和第二晶片22的堆叠在晶圆制程中完成，如此可优化第一晶片21和第二晶片22的平坦度，使二者的平坦度一致性更高，满足更高的平坦度参数要求，同时，也可以降低封装产品的封装高度。如图1-2所示，在本专利技术的功率模组制造方法的一实施例中，该功率模组制造方法包括晶圆制程和封装制程；在所述晶圆制程中，对晶圆进行处理，晶圆处理方法如下：提供顶部具有第一顶部电极的第一晶圆；在第一晶圆的顶面加工形成钝化层或绝缘层，钝化层或绝缘层作为隔离层23，所述第二顶部电极由所述隔离层23的引出窗口231露出；在隔离层23的顶部，即在隔离层23背离第一晶圆的一侧，加工形成铜层24；在铜层24的顶部，即在铜层24背离隔离层23的一侧，制备顶部具有第二顶部电极的第二晶圆；该封装制程包括：准备步骤：提供本文档来自技高网...

【技术保护点】
1.一种功率模组制造方法，其特征在于，包括：/n准备步骤：提供堆叠型晶圆，所述堆叠型晶圆包括第一晶圆及设于所述第一晶圆的顶部的第二晶圆；/n晶圆划片步骤：对所述堆叠型晶圆进行划片，将第一晶圆切割为若干第一晶片(21)，将第二晶圆切割为若干第二晶片(22)，从而得到若干晶片堆叠体(20)；所述晶片堆叠体(20)包括所述第一晶片(21)，以及堆叠于所述第一晶片(21)的顶部的第二晶片(22)；/n上载体(10)步骤：提供载体(10)，将所述晶片堆叠体(20)固定于所述载体(10)；/n第一互连步骤：采用第一电连接件(31)将第一晶片(21)顶部的第一顶部电极与载体(10)电连接；/n第二互连步骤：采用第二电连接件(32)将第二晶片(22)顶部的第二顶部电极与第一晶片(21)顶部的第一顶部电极电连接。/n

【技术特征摘要】
1.一种功率模组制造方法，其特征在于，包括：
准备步骤：提供堆叠型晶圆，所述堆叠型晶圆包括第一晶圆及设于所述第一晶圆的顶部的第二晶圆；
晶圆划片步骤：对所述堆叠型晶圆进行划片，将第一晶圆切割为若干第一晶片(21)，将第二晶圆切割为若干第二晶片(22)，从而得到若干晶片堆叠体(20)；所述晶片堆叠体(20)包括所述第一晶片(21)，以及堆叠于所述第一晶片(21)的顶部的第二晶片(22)；
上载体(10)步骤：提供载体(10)，将所述晶片堆叠体(20)固定于所述载体(10)；
第一互连步骤：采用第一电连接件(31)将第一晶片(21)顶部的第一顶部电极与载体(10)电连接；
第二互连步骤：采用第二电连接件(32)将第二晶片(22)顶部的第二顶部电极与第一晶片(21)顶部的第一顶部电极电连接。


2.根据权利要求1所述的功率模组制造方法，其特征在于，还包括晶圆处理步骤：提供顶部具有第一顶部电极的第一晶圆；在第一晶圆的顶面加工形成隔离层(23)，所述隔离层(23)为钝化层或绝缘层，将所述第一顶部电极由所述隔离层(23)露出；在所述隔离层(23)的顶部加工形成铜层(24)；在所述铜层(24)的顶部制备所述第二晶圆，以形成堆叠型晶圆。


3.根据权利要求1所述的功率模组制造方法，其特征在于，在所述上载体(10)步骤中，在所述载体(10)上提供结合材料，将所述晶片堆叠体(20)设于所述结合材料上，经过固化，使所述结合材料固化形成结合层(40)，所述晶片堆叠体(20)通过所述结合层(40)固定于所述载体(10)。


4.一种功率模组封装结构，其特征在于，包括：
载体(10)；
晶片堆叠体(20)，其包括第一晶片(21)，以及制备于所述第一晶片(21)的顶部的第二晶片(22)；所述第一晶片(21)的顶部设有第一顶部电极，所述第二晶片(22)的顶部设有第二顶部电极；所述第一晶片(21)的底部固定于所述载体(10)；
第一电连接件(31)，其将所述第一顶部电极与所述载体(10)电连接；
第二电连接件(32)，其将所述第二顶部电极与所述第一顶部电极电连接。


5.根据权利要...

【专利技术属性】
技术研发人员：王琇如，
申请(专利权)人：杰群电子科技东莞有限公司，
类型：发明
国别省市：广东;44