一种多芯片混合封装结构制造技术

本发明专利技术公开一种多芯片混合封装结构，其属于半导体封装技术领域。该多芯片混合封装结构包括：引线框架；功率芯片，其设于引线框架的上方；功率芯片包括源极、栅极以及漏极；源极与漏极分别与引线框架电连接；控制芯片，其设于功率芯片的上方；控制芯片包括第一电极，第一电极由控制芯片接近功率芯片一侧的表面露出；第一导电体，其一端与栅极电连接，另一端与第一电极电连接；封装体，其包封上述元器件；引线框架的一部分露出封装体。该多芯片混合封装结构，在实现控制芯片与功率芯片共同封装的同时，可减小封装面积，提高集成度，并可提升散热性能。性能。性能。

【技术实现步骤摘要】
一种多芯片混合封装结构


[0001]本专利技术涉及半导体封装
，尤其涉及一种多芯片混合封装结构。

技术介绍

[0002]现有的半导体封装结构，通过对芯片进行封装，以对芯片起到安放、固定、密封、保护的作用；经过封装技术，实现芯片与外界的隔离，以防止空气中的杂质对芯片电路的腐蚀造成电气性能的下降。
[0003]现有的一些电力电子产品的功能的实现，需要功率芯片与控制芯片进行互连。一些电力电子产品中，对功率芯片以及控制芯片分别进行独立封装，再将两个封装产品进行电性连接，但是这样会导致整个产品的封装面积较大，并且连接线路过长导致电阻增大，如此会导致产品电性能与热性能降低；在另一些电力电子产品中，将功率芯片与控制芯片封装在同一个封装产品内，但此类封装产品的封装面积较大，且热性能不佳。

技术实现思路

[0004]本专利技术实施例的目的在于：提供一种多芯片混合封装结构，其将功率芯片与控制芯片共同封装，可减少封装面积，提升散热性能。
[0005]为达上述目的，本专利技术采用以下技术方案：
[0006]一种多芯片混合封装结构，包括：
[0007]引线框架；
[0008]功率芯片，其设于所述引线框架的上方；所述功率芯片包括源极、栅极以及漏极；所述源极与所述漏极分别与所述引线框架电连接；
[0009]控制芯片，其设于所述功率芯片的上方；所述控制芯片包括第一电极；
[0010]第一导电体，其设于所述功率芯片与所述控制芯片之间；所述栅极通过所述第一导电体与所述第一电极连接；
[0011]封装体，其包封所述引线框架、所述功率芯片、所述控制芯片以及所述第一导电体；所述引线框架的一部分露出所述封装体。
[0012]作为优选，所述第一电极由所述控制芯片接近所述功率芯片一侧的表面露出。
[0013]作为优选，所述控制芯片包括第二电极；所述多芯片混合封装结构包括第二导电体；所述第二导电体与所述第二电极电连接，所述第二导电体的一部分露出所述封装体。
[0014]作为优选，还包括金属片；所述引线框架包括基岛以及管脚；所述功率芯片包括相对的第一表面以及第二表面，所述源极以及所述栅极由所述第一表面露出，所述漏极由所述第二表面露出；所述功率芯片被设置为所述第一表面朝上或朝下；
[0015]当所述功率芯片的第一表面朝上时，所述源极通过所述金属片与所述管脚电连接，所述漏极与所述基岛电连接；当所述功率芯片的第一表面朝下时，所述漏极通过所述金属片与所述管脚电连接，所述源极与所述基岛电连接。
[0016]作为优选，所述基岛背离所述功率芯片的一侧所述封装体露出，所述管脚背离所
述功率芯片的一侧由所述封装体露出。
[0017]作为优选，所述基岛背离所述功率芯片的一侧所述封装体露出，所述管脚背离所述功率芯片的一侧由所述封装体露出。
[0018]作为优选，所述功率芯片被设置为所述第一表面朝下；所述多芯片混合封装结构还包括电连接件；
[0019]所述电连接件的一端与所述栅极电连接，另一端由所述功率芯片的外周侧壁绕至所述功率芯片的背面并与所述第一导电体电连接。
[0020]作为优选，还包括形成于所述第二表面的绝缘层；所述电连接件由所述绝缘层背离功率芯片的一侧露出。
[0021]作为优选，还包括形成于所述漏极上侧的镀铜层；所述镀铜层通过导电结合材料与所述金属片电连接。
[0022]作为优选，包括两个以上所述功率芯片；所述控制芯片包括两个以上所述第一电极；所述第一电极与所述栅极一一对应地电连接，以使两个以上所述功率芯片与同一所述控制芯片电连接。
[0023]本专利技术的有益效果为：该多芯片混合封装结构，将控制芯片设于堆叠芯片的上方，芯片间进行堆叠，可减小封装结构的平面尺寸，有利于提高集成度；引线框架的部分露出封装体，可降低热阻，有助于散热，并且，控制芯片与功率芯片之间的电阻降低，该多芯片混合封装结构的散热性能得到提升。
附图说明
[0024]下面根据附图和实施例对本专利技术作进一步详细说明。
[0025]图1为本专利技术实施例所述多芯片混合封装结构的功率芯片的结构示意图；
[0026]图2为本专利技术实施例所述金属片的结构示意图；
[0027]图3为本专利技术所述多芯片混合封装结构的结构示意图之一；
[0028]图4为图3中的A部放大图；
[0029]图5为本专利技术所述多芯片混合封装结构的结构示意图之二；
[0030]图6为图5中的B部放大图；
[0031]图7为本专利技术所述多芯片混合封装结构的结构示意图之三；
[0032]图8为本专利技术所述多芯片混合封装结构的结构示意图之四；
[0033]图9为图8中的C部放大图；
[0034]图10为本专利技术所述多芯片混合封装结构的结构示意图之五；
[0035]图中：10、引线框架；11、基岛；12、管脚；20、功率芯片；201、源极；202、栅极；203、漏极；30、控制芯片；40、金属片；41、引出端；42、凹槽；51、电连接件；52、绝缘层；53、镀铜层；61、第一导电体；62、第二导电体；70、导电结合材料；90、封装体。
具体实施方式
[0036]为使本专利技术解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本专利技术实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在
没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0037]在本专利技术的描述中，除非另有明确的规定和限定，术语“相连”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。
[0038]在本专利技术中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
[0039]需要说明的是，本专利技术中，“上侧”与“下侧”、“上方”与“下方”仅用于表示相对位置，说明书附图中F1方向为向上的方向，F2方向为向下的方向。
[0040]本专利技术提出一种多芯片混合封装结构，兼具小体积与良好的热性能，其适用范围更广。
[0041]如图1
‑
10所示，在本专利技术的多芯片混合封装结构的一实施例中，该多芯片混合封装本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多芯片混合封装结构，其特征在于，包括：引线框架(10)；功率芯片(20)，其设于所述引线框架(10)的上方；所述功率芯片(20)包括源极(201)、栅极(202)以及漏极(203)；所述源极(201)与所述漏极(203)分别与所述引线框架(10)电连接；控制芯片(30)，其设于所述功率芯片(20)的上方；所述控制芯片(30)包括第一电极；第一导电体(61)，其设于所述功率芯片(20)与所述控制芯片(30)之间；所述栅极(202)通过所述第一导电体(61)与所述第一电极连接；封装体(90)，其包封所述引线框架(10)、所述功率芯片(20)、所述控制芯片(30)以及所述第一导电体(61)；所述引线框架(10)的一部分露出所述封装体(90)。2.根据权利要求1所述的多芯片混合封装结构，其特征在于，所述第一电极由所述控制芯片(30)接近所述功率芯片(20)一侧的表面露出。3.根据权利要求1所述的多芯片混合封装结构，其特征在于，所述控制芯片(30)包括第二电极；所述多芯片混合封装结构包括第二导电体(62)；所述第二导电体(62)与所述第二电极电连接，所述第二导电体(62)的一部分露出所述封装体(90)。4.根据权利要求1所述的多芯片混合封装结构，其特征在于，还包括金属片(40)；所述引线框架(10)包括基岛(11)以及管脚(12)；所述功率芯片(20)包括相对的第一表面以及第二表面，所述源极(201)以及所述栅极(202)由所述第一表面露出，所述漏极(203)由所述第二表面露出；所述功率芯片(20)被设置为所述第一表面朝上或朝下；当所述功率芯片(20)的第一表面朝上时，所述源极(201)通过所述金属片(40)与所述管脚(12)电连接，所述漏极(203)与所述基岛(11)电连接；当所述功率芯片(20)的第一表面朝下时，所述漏极(203)通过所述金属片(40)与所述管脚(12...

【专利技术属性】
技术研发人员：唐和明，曹周，郑明祥，
申请(专利权)人：杰群电子科技东莞有限公司，
类型：发明
国别省市：