总线电路制造技术

总线电路中的时钟控制从第一电路（１４）交接至第二电路（１２）。时钟导线（１０ａ）在交接命令执行开始后的最后的时钟周期之后被第一电路的驱动器电路驱动至预定电压电平，并且在第一时间间隔继续将时钟导线（１０ａ）驱动至预定电压电平。利用第二电路的驱动器电路在交接命令开始执行后的第二时间间隔之后将时钟导线驱动至预定电压电平，直到第二时间间隔结束之后的第三时间间隔过去以后。随后，在第二电路（１４）的时钟电路（１４０）的控制下驱动时钟导线（１０ａ）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及具有通信总线的设备，以及涉及操作此类设备的装 置和方法。
技术介绍
在便携式设备中，希望的是能够尽可能地降低其功耗。实际上 这就意味着，如果设备包括并不总是同时都需要的多个电路，那么应 当可以使尽可能多的电路断电而仅仅使得最少数量的必要电路保持 运行。例如，在具有不同声音数据源电路(MP3声音数据源、电话声音 数据源、合成声音数据源)的便携式声音再现装置中，应当优选地使 除了一个有效源和扬声器控制电路之外的所有电路断电。设备中的不同电路可通过通信总线彼此耦接。典型地，通信总 线包括承载了时钟信号的时钟导线，其中时钟信号用于同步与数据传 输有关的活动。所有总线电路可使用共同的时钟电路。在这种情况下， 时钟电路典型地具有与时钟导线耦接的推挽驱动器电路。但是，为多 个不同应用提供共同的时钟的需求可能会显著地增大功耗。需要不同 时钟信号的不同总线电路必须适合于采用共同的时钟信号。优选地， 每个总线电路都可以驱动时钟信号，但是在这种情况下，在时钟导线 上的不同总线电路之间会出现驱动冲突。欧洲专利申请EP 0051332描述了所谓的I2C总线，其中由不同有源总线电路共同产生时钟信号。使用了有线的或电路，其中多个总 线电路均能下拉总线电势，在没有总线电路下拉总线电势的情况下总 线电势被共用的电阻上拉。因此，时钟导线的电势在至少有一个总线 电路对其下拉时变得较低，而在没有总线电路对其下拉时变得较高。因此，时钟信号以与总线耦接的有源总线电路数目无关的方式被实现。但是有线逻辑的使用降低了电路的速度并且增大了电源功耗。
技术实现思路
其中，本专利技术的目的是为设备提供具有由通信总线连接的多个 总线电路，其中总线的时钟导线上的总线时钟信号可由不同的总线电 路产生。本专利技术提供了根据权利要求1的设备。该设备提供来在耦接至 总线的不同电路之间交接时钟控制。不同时钟源的驱动器电路在它们 各自预定时钟周期数的时间间隔内，将总线的时钟导线驱动至预定电 压电平。选择时钟周期数以使得时钟导线在任何时候都不会悬空，也 不会发生有冲突的驱动。于是，可以使用推挽驱动器电路(不仅仅是 有线逻辑电路)。不会出现千扰设备操作的伪时钟脉冲或者丢失的时 钟脉冲。在使用具有同步通道的总线周期(帧)来发送采样值数据流的 情况下，该设备尤其有用。在这种情况下，分配更大周期中的时钟周 期的所选部分用以将采样值发送至类似数字扬声器的装置。为不确定 数目周期分配的等时性通道确保了数据传输中不会由于仲裁损失而 出现短时停顿。时钟交接机制确保了所分配通道的连续以被用于利用 简单机制无干扰地提供采样值。可替换地，利用更加复杂的机制，可 以在交接之后或之前分配一个新的通道，但同样在这种情况下，无伪 时钟脉冲或丢失的时钟脉冲出现确保了不会出现干扰。优选地，具有时钟控制的电路还提供数据(例如音频采样值)， 并且当不同的电路开始提供数据时，其它电路接管时钟控制。在实施 例中，从新电路开始提供数据与时钟控制交接至该新电路二者同时发 生(或至少在同一帧内)。可替换地，数据提供的开始可发生在时钟 控制交接之前或者之后的几帧，于是数据和时钟信号暂时地由不同电 路提供。在实施例中，不同电路时钟信号的周期间的比值是确定的(例 如，由与交接有关的电路的不同组合的表格确定)。在这种情况下， 根据所述比值对不同时间间隔中的时钟周期数进行调整。因此，可以实现在时钟频率的不同组合之间进行的交接。在实施例中，电路支持休眠模式和工作模式。在这种情况下， 已交接了时钟控制的电路可在交接之后切换至休眠模式以节省能量。附图说明利用附图，在以下示例性实施例的描述中，对本专利技术的这些或 者其它的目的和优势进行图示说明。图1示出了具有通信总线的设备。图2示出了具有等时通道的时间周期。图3示出了推挽驱动器电路。图4至图6示出了总线交接时序图。具体实施例方式图1示出了具有通信总线10a、 10b的设备。通信总线10a、 10b 包括时钟导线10a和至少一个数据导线10b。通过示例，设备包括耦 接至总线10a、 10b的数字扬声器装置12 (例如，其包括总线接口、 DAC、放大器和无源扬声器)和耦接至总线10a、 10b的诸如MP3解码 器、电话接收电路等等之类的多个声音数据源14。此外，总线10a、 10b上可以耦接声音数据源之外的装置。耦接至总线10a、 10b的装 置14的至少一部分是均包括它们自己的时钟源电路140的电路，并 且时钟源电路14 0的输出端与时钟驱动器电路14 2耦接，而时钟驱动 器电路142的输出端与时钟导线10a耦接。此外，在这些装置中，提 供了时钟驱动器控制电路144，其输出端与时钟驱动器电路142耦接。 时钟导线10a和数据导线10b被耦接至数据处理单元146，数据处理 单元146在时钟导线10a的时序控制下向数据导线10b提供数据或者 从数据导线10b接收数据。优选地，具有时钟电路的装置14被用来可以利用各个装置或同 一的装置产生不同时钟频率。例如，不同的时钟频率可由音频源的不 同采样频率确定。12.288 Mhz和11.2896 Mhz以及它们的分频就是可用于同一系统中的不同时钟频率的示例。在实施例中，装置被用来工作在每个周期均包括多个时钟脉冲的连续周期(帧)中。图2示出了重复周期(帧)20和周期20内的等时通道22a至 22c。每个等时通道22a至22c包括各自相对于周期20的开端有所偏 移的一个或多个时钟周期。每个不同的偏移量均为各个通道的特征 (优选地，每个特定通道的偏移量在各个周期中相同)。提供等时通 道22a至22c以传递各个实时数据流。例如， 一个等时通道可被用于 将音频采样值数据流提供至扬声器12。例如，其它等时通道是可选 的，但是，例如，可包括用于传递来自外部串行接口装置14的数据 流的通道。优选地，以没有封装的形式提供采样值，数据在周期中的 位置指示了数据是用于与等时通道相关的装置(例如扬声器)的采样 值。典型地，异步通道被分配给流。分配可以是永久的(例如，指 向扬声器装置12的流的情况)，或者可以是响应于用于等时通道分 配的请求命令而建立的。优选地，等时通道与诸如扬声器设备12之类的目标装置相关联。在这种情况下，可以在不改变等时通道的情况 下改变在等时通道中提供作为流的一部分的数据的源装置。因此，一个装置15可接管等时通道中从一个周期到下一个周期从另一装置无 中断地提供给扬声器的流采样。可替换地，接管要求取消对一个通道 的分配而对新通道进行分配，但是这需要更多的预防措施以防止流的 干扰。耦接至具有自己的时钟源的总线10a、 10b的装置14均可接管 时钟导线10a的推挽驱动。优选地，作为等时通道中的流的源头的装 置也是时钟信号源。当一个装置接管另一个装置作为流的源头，那么 优选地时钟源功能也被接管。这就使得在不作为流的源时将装置切换 至休眠模式变得可能。图3示出了耦接至时钟导线10a的推挽驱动器电路的一个示例。 推挽驱动器电路从电源连接Vss、 Vdd接收不同的供电电压(例如接 地与接相对地的正电压)。驱动器晶体管30a、 30b分别具有耦接在 电源连接Vss、 Vdd和时钟导线10a之间的主电流通道。驱动器晶体 管30a、 30b的控制电极(栅极)被耦本文档来自技高网...

【技术保护点】
一种设备，其包括：　通信总线（１０ａ，１０ｂ），其包括时钟导线（１０ａ）；　第一电路和第二电路（１４），其被耦接至所述总线，其中每个电路包括时钟电路（１４０）和驱动器电路（１４２），所述驱动器电路（１４２）的输入端与所述时钟电路（１４０）耦接，而其输出端与所述时钟导线（１０ａ）耦接；　至少一个控制电路（１４４），其被用来响应来自所述通信总线的交接命令，从而将时钟控制从所述第一电路（１４）交接至所述第二电路（１４），所述控制电路（１４４）被用来　使得所述第一电路（１４）的所述驱动器电路（１４２）在所述交接命令开始执行后的最后的时钟周期之后将所述时钟导线（１０ａ）驱动至预定电压电平，并且在第一时间间隔继续将所述时钟导线（１０ａ）驱动至所述预定电压电平；　使得所述第二电路（１４）在所述交接命令开始执行后的第二时间间隔之后开始将所述时钟导线（１０ａ）驱动至预定电压电平，直到所述第二时间间隔结束之后的第三时间间隔已经过去，并且随后使得在所述第二电路（１４）的所述时钟电路（１４０）的控制下驱动所述时钟导线（１０ａ）；　其中所述第一时间间隔包括所述第一电路的第一时钟信号的第一整数Ｐ１个周期，所述第二时间间隔和所述第三时间间隔包括所述第二电路的第二时钟信号的第二整数Ｐ２和第三整数Ｐ３个周期，对应于所述第二整数Ｐ２的持续时间至少等于所述第一时钟信号的脉冲持续时间，对应于所述第一整数Ｐ１的持续时间至少等于与所述第二整数Ｐ２加１之和对应的持续时间，对应于所述第二整数Ｐ２加所述第三整数Ｐ３之和的持续时间至少等于与所述第一整数Ｐ１加１之和对应的持续时间。...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：哈维尔兰布雷希特，博纳德斯AC范弗利梅伦，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]