制造半导体结构及可控制氧化层厚度的方法技术

本发明专利技术公开了制造半导体结构的方法，包括于晶圆上产生第一氧化层；于该第一氧化层上产生氮化硅层；产生复数个沟槽；以氧化材料填补该复数个沟槽以形成复数个浅沟槽隔离区；移除该氮化硅层且不移除该第一氧化层；使用光罩以施加光阻，以于第一区域遮盖该第一氧化层的第一部分，且于第二区域露出该第一氧化层的第二部分；及移除该第一氧化层的该第二部分，且保留该第一氧化层的该第一部分。留该第一氧化层的该第一部分。留该第一氧化层的该第一部分。

【技术实现步骤摘要】
制造半导体结构及可控制氧化层厚度的方法


[0001]本专利技术涉及制造半导体结构的方法，尤指制造半导体结构及可控制氧化层厚度的方法。

技术介绍

[0002]于存储装置中，编程操作可透过热载子注入(HEI)效应，将电子拉入栅极(例如浮动栅极)而执行。擦除操作可透过福勒-诺德海姆(F-N)穿隧效应，将电子拉出栅极而执行。
[0003]为了妥适地执行编程操作及擦除操作，栅极的氧化层厚度应被精确控制。然而，控制栅极的氧化层厚度并非易事。
[0004]当栅极的氧化层过厚，则难以拉入或拉出电子，故编程操作及擦除操作易失败。当栅极的氧化层过薄，存放于栅极的电子易逸散而导致漏电流，且结构易产生缺陷，而使可靠度下降。
[0005]如上述，控制存储装置的氧化层厚度是个难题。若考量输入输出(IO)装置，还有另一难题如下。
[0006]根据输入输出电压的操作电压，输入输出装置应具有适当厚度。然而，输入输出装置及存储装置形成于相同晶圆，且输入输出装置的氧化层是随存储装置的氧化层而形成，这将导致存储装置的氧化层过厚或过薄。
[0007]因此，本领域仍欠缺适宜的解决方案，以分别精确控制存储装置及输入输出装置的氧化层厚度。

技术实现思路

[0008]一种制造半导体结构的方法，包括于晶圆上产生第一氧化层；于该第一氧化层上产生氮化硅层；产生复数个沟槽；以氧化材料填补该复数个沟槽以形成复数个浅沟槽隔离区；执行研磨程序以平坦化该氮化硅层的表面；移除该氮化硅层且不移除该第一氧化层；使用光罩以施加光阻，以于第一区域遮盖该第一氧化层的第一部分，且于第二区域露出该第一氧化层的第二部分；及移除该第一氧化层的该第二部分，且保留该第一氧化层的该第一部分。
[0009]一种制造半导体结构的方法，包括于晶圆上产生第一氧化层；于该第一氧化层上产生氮化硅层；产生复数个沟槽；以氧化材料填补该复数个沟槽以形成复数个浅沟槽隔离区；执行研磨程序以平坦化该氮化硅层的表面；移除该氮化硅层及该第一氧化层；形成第二氧化层；植入离子以形成复数个井区；使用第一光罩以施加第一光阻，以于第一区域遮盖该第二氧化层的第一部分，且于第二区域露出该第二氧化层的第二部分；及移除该第二氧化层的该第二部分且保留该第二氧化层的该第一部分。
附图说明
[0010]图1为实施例中，制造半导体结构的方法的流程图。
[0011]图2至图8为执行图1的方法的制程剖面图。
[0012]图9为另一实施例中，制造半导体结构的方法的流程图。
[0013]图10至图13为执行图9的方法的制程剖面图。
[0014]图14为另一实施例中，制造半导体结构的方法的流程图。
[0015]图15至图20为执行图14的方法的制程剖面图。
[0016]其中，附图标记说明如下：
[0017]1,9,14
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
半导体结构
[0018]100,900,1400
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
方法
[0019]110,120,130,920,930,1440
ꢀꢀꢀ
氧化层
[0020]115
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
氮化硅层
[0021]155
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
晶圆
[0022]166,966,1466
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
光阻
[0023]188
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
浅沟槽隔离区
[0024]A1,A2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
区域
[0025]A21
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一部分
[0026]A22
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二部分
[0027]S110至S170,S910至S965,S1410至S1485
ꢀꢀꢀꢀ
步骤
[0028]TH1,TH3,TH92,TH93
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
厚度
[0029]W1,W2,W3,W4
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
阱
具体实施方式
[0030]图1为实施例中，制造半导体结构1的方法100的流程图。图2至图8为制造半导体结构1的制程剖面图。
[0031]步骤S110至S130可对应于图2。步骤S135可对应于图3。步骤S140至S145可对应于图4。步骤S150至S155可对应于图5。步骤S160可对应于图6。步骤S165可对应于图7。步骤S170可对应于图8。
[0032]方法100可包含以下步骤。
[0033]步骤S110：于晶圆155上产生氧化层110；
[0034]步骤S115：于氧化层110上产生氮化硅层115；
[0035]步骤S120：产生复数个沟槽；
[0036]步骤S125：以氧化材料填补该些沟槽以形成复数个浅沟槽隔离区188；
[0037]步骤S130：执行研磨程序以平坦化氮化硅层115的表面；
[0038]步骤S135：移除氮化硅层115且不移除氧化层110；
[0039]步骤S140：使用光罩以施加光阻166，以于区域A1遮盖氧化层110的第一部分，且于区域A2露出氧化层110的第二部分；
[0040]步骤S145：移除氧化层110的第二部分，且保留氧化层110的第一部分
[0041]步骤S150：移除光阻166；
[0042]步骤S155：执行第一氧化程序以于区域A2形成氧化层120，及增加氧化层110的第一部分的厚度；
[0043]步骤S160：植入离子以形成复数个阱W1、W2及W3；
[0044]步骤S165：移除氧化层120；及
[0045]步骤S170：执行第二氧化程序，以于区域A2形成氧化层130，及增加氧化层110的第一部分的厚度。
[0046]根据实施例，图1至图8中，氧化层110可为垫氧化层(pad oxide layer)，氧化层120可为牺牲氧化层(sacrificial oxide layer)，且氧化层130可为输入输出(input/output，IO)装置的栅极氧化层，又称输入输出栅极氧化层。
[0047]垫氧化层可用化学气相沉积(CVD)程序或热氧化程序来制造，且可形成于硅材料及氮化硅材料之间，以防止温度变化或其他原因引发的应力。牺牲氧化层可减少因离子植入导致的损害。可根据输入输出装置的操作电压，将输入输出栅极氧化层的厚度调整到适当值，否则，输入输出装置无法于操作电压下正常运作。
[0048]图2至图8中，区域A1可对应于存储装置，且区域A2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体结构的方法，其特征在于，所述方法包括：于晶圆上产生第一氧化层；于所述第一氧化层上产生氮化硅层；产生复数个沟槽；以氧化材料填补所述复数个沟槽以形成复数个浅沟槽隔离区；执行研磨程序以平坦化所述氮化硅层的表面；移除所述氮化硅层且不移除所述第一氧化层；使用光罩以施加光阻，以于第一区域遮盖所述第一氧化层的第一部分，且于第二区域露出所述第一氧化层的第二部分；及移除所述第一氧化层的所述第二部分，且保留所述第一氧化层的所述第一部分。2.如权利要求1所述的方法，其特征在于，所述方法还包括：移除所述光阻；执行第一氧化程序以于所述第二区域形成第二氧化层，及增加所述第一氧化层的所述第一部分的厚度；植入离子以形成复数个阱；移除所述第二氧化层；及执行第二氧化程序，以于所述第二区域形成第三氧化层，及增加所述第一氧化层的所述第一部分的厚度。3.如权利要求2所述的方法，其特征在于，所述第一氧化层是垫氧化层，所述第二氧化层是牺牲氧化层，且所述第三氧化层是输入输出装置的栅极氧化层。4.如权利要求2所述的方法，其特征在于，于执行所述第二氧化程序后，所述第一氧化层的所述第一部分的厚度大于所述第三氧化层的厚度。5.如权利要求2所述的方法，其特征在于，所述第一氧化程序及所述第二氧化程序的每一者包括物理气相沉积程序、化学气相沉积程序、电浆增强化学气相沉积程序及热氧化程序的一者。6.如权利要求1所述的方法，其特征在于，所述第一区域对应于存储装置，且所述第二区域对应于输入输出装置。7.如权利要求1所述的方法，其中所述研磨程序包括化学机械研磨程序。8.一种制造半导体结构的方法，包括：于晶圆上产生第一氧化层；于所述第一氧化层上产生氮化硅层；产生复数个沟槽；以氧化材料填补所述复数个沟槽以形成复数个浅沟槽隔离区；执行研磨程序以平坦化所述氮化硅层的表面；移除所述氮化硅层及所述第一氧化层；形成第二氧化层；植入离子以形成复数个阱；使用第一光罩以施加第一光阻，以于第一区域遮盖所述第二氧化层的第一部分，且于第二区域露出所述第二氧化层的第二部分；及
移除所述第二氧化层的所述第二部分且保留所述第二氧化层的所述第一部分。9.如权利要求8所述的方法，其特征在于，所述方法还包括执行打薄程序以减少所述第二氧化层的厚度。10.如权利要求8...

【专利技术属性】
技术研发人员：孙文堂，黎俊霄，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：