垂直场效应晶体管器件和半导体单元结构制造技术

本公开提供一种垂直场效应晶体管(VFET)器件和半导体单元结构，该VFET器件包括：鳍结构，从衬底突出并在平面图中具有H形；栅极，包括形成在鳍结构的侧壁上的鳍侧壁部分以及从鳍侧壁部分延伸并填充鳍结构的下半部内部的空间的场栅极部分；栅极接触，在鳍结构的下半部内部的位置落着在场栅极部分上；底部外延层，包括底部源极/漏极(S/D)区域并形成在鳍结构下面；电源接触，落着在底部外延层上并配置为接收电源信号；形成在鳍结构之上的顶部S/D区域；以及落着在顶部S/D区域上的顶部S/D接触。触。触。

【技术实现步骤摘要】
垂直场效应晶体管器件和半导体单元结构


[0001]与本专利技术构思的示范性实施方式一致的装置和方法涉及垂直场效应晶体管(VFET)的接触或接触结构(在下文称为“接触”)，更具体地，涉及双向VFET的自对准接触结构和布图。

技术介绍

[0002]在VFET中，与现有技术的平面FET或finFET不同，电流流过形成于在垂直方向上从衬底突出的鳍结构处的沟道。为了通过增大有效沟道宽度而在底部源极/漏极(S/D)区域和顶部S/D区域之间提供增强的电流路径，已经引入在平面图中具有H形的鳍结构以用于VFET，如图1所示。
[0003]图1示出根据现有技术的其中布局VFET器件的半导体单元结构的布图。
[0004]参照图1，VFET器件100被布局在半导体单元10中，该VFET器件100包括形成在衬底101上的鳍结构102。鳍结构102在平面图中具有H形，并被用于VFET器件100的栅极103围绕。尽管在作为平面图的图1中没有示出，但是鳍结构102在垂直方向上从衬底101突出。VFET器件100还包括形成在鳍结构102之上的顶部源极/漏极(S/D)区域104和形成在鳍结构102下面的包括底部S/D区域(未示出)的底部外延层105。为了附图的简洁，图1示出顶部S/D区域104在平面图中与鳍结构102重叠，因此这两个元件没有彼此区分。
[0005]VFET器件100还包括：顶部S/D接触CA，在H形鳍结构102的水平部分之上的位置落着(landing)在顶部S/D区域104上；电源接触CR，落着在包括底部S/D区域的底部外延层105上；以及栅极接触CB，落着在栅极103上以接收栅极输入信号并将其传送到栅极103。
[0006]然而，从图1注意到，尽管栅极103被分成形成在鳍结构102上的鳍侧壁部分103FS和从鳍侧壁部分103FS延伸的场栅极部分103FG，但是栅极接触CB在H形鳍结构102之外的位置落着在场栅极部分103FG上，并且电源接触CR在H形鳍结构102之外的位置落着在底部外延层105上。也就是，栅极接触CB和电源接触CR两者设置在H形鳍结构102的外部。因此，如图1所示，在包括VFET器件100的半导体单元10中存在面积损失(area penalty)，因为在平面图中半导体单元10必须在H形鳍结构102的区域外部提供用于栅极接触CB的空间和用于电源接触CR的空间。
[0007]因此，对以下存在需求，通过在不同的区域中设置栅极接触和电源接触而进一步减小现有技术的VFET器件和包括该VFET器件的半导体单元的尺寸。

技术实现思路

[0008]本专利技术构思的各种实施方式提供垂直场效应晶体管(VFET)的结构，该VFET通过将栅极接触和/或电源接触设置在鳍结构的内部来提供面积增益(area gain)，该鳍结构在平面图中具有连接到彼此的多个线形部分，诸如H形鳍结构。
[0009]根据示范性实施方式，提供一种VFET器件，该VFET器件可以包括：鳍结构，从衬底突出并在平面图中具有H形；栅极，包括形成在鳍结构的侧壁上的鳍侧壁部分以及从鳍侧壁
部分延伸并填充鳍结构的下半部内部的空间的场栅极部分；栅极接触，在鳍结构的下半部内部的位置落着在场栅极部分上；底部外延层，包括底部源极/漏极(S/D)区域并形成在鳍结构下面；电源接触，落着在底部外延层上并配置为接收电源信号；顶部S/D区域，形成在鳍结构之上；以及顶部S/D接触，落着在顶部S/D区域上。
[0010]根据示范性实施方式，提供一种VFET器件，该VFET器件可以包括：鳍结构，从衬底突出并在平面图中具有连接到彼此的多个线形部分；栅极，包括形成在鳍结构的侧壁上的鳍侧壁部分以及连接到鳍侧壁部分并填充所述多个线形部分中的两个或更多个之间的空间的场栅极部分；栅极接触，落着在栅极上；底部外延层，包括底部S/D区域并形成在鳍结构下面；电源接触，落着在底部外延层上并配置为接收电源信号；顶部S/D区域，形成在鳍结构之上；以及顶部S/D接触，落着在顶部S/D区域上，其中栅极接触和电源接触中的至少一个设置在通过连接鳍结构的所述多个线形部分的外端部而形成的虚拟二维形状内。
[0011]根据示范性实施方式，提供一种半导体单元结构，其可以包括在单元高度方向上排布的第一VFET器件和第二VFET器件。第一VFET器件可以包括：第一鳍结构，从衬底突出并在平面图中具有H形；第一栅极，包括形成在第一鳍结构的下半部的侧壁上的第一鳍侧壁部分以及从第一鳍侧壁部分延伸并填充在第一鳍结构的下半部内部的空间中的第一场栅极部分；第一底部外延层，包括底部源极/漏极(S/D)区域并形成在第一鳍结构下面；第一电源接触，落着在第一底部外延层上；第一顶部S/D区域，形成在第一鳍结构之上；以及第一顶部S/D接触，落着在第一顶部S/D区域上。第二VFET器件可以包括：第二鳍结构，从衬底突出并在平面图中具有H形；第二栅极，包括形成在第二鳍结构的上半部的侧壁上的第二鳍侧壁部分以及从第二鳍侧壁部分延伸并填充在第二鳍结构的上半部内部的空间中的第二场栅极部分；第二底部外延层，包括底部源极/漏极(S/D)区域并形成在第二鳍结构下面；第二电源接触，落着在第二底部外延层上；第二顶部S/D区域，形成在第二鳍结构之上；以及第二顶部S/D接触，落着在第二顶部S/D区域上。这里，第一场栅极部分和第二场栅极部分被合并以形成合并的场栅极部分，其中第一VFET器件和第二VFET器件共用落着在合并的场栅极部分上的栅极接触，并且其中第一电源接触和第二电源接触中的至少一个分别在第一鳍结构的上半部和第二鳍结构的下半部中的至少一个内部的位置落着在第一底部外延层和第二底部外延层中的至少一个上。
附图说明
[0012]通过参照附图详细描述本专利技术构思的示例实施方式，本专利技术构思的以上和其它的方面将对于本领域普通技术人员变得更加明显，附图中：
[0013]图1示出根据现有技术的其中布局VFET器件的半导体单元结构的布图；
[0014]图2示出根据一实施方式的其中布局VFET器件的半导体单元结构的布图；
[0015]图3示出根据一实施方式的其中布局两个VFET器件的半导体单元结构的布图；
[0016]图4示出根据一实施方式的由PMOS VFET器件和NMOS VFET器件形成的反相器的示意图；以及
[0017]图5示出根据另一实施方式的其中布局两个VFET器件的半导体单元结构的布图。
具体实施方式
[0018]在下文将参照附图更全面地描述本专利技术构思的各种实施方式。这些实施方式都是示范性的，并可以以许多不同的形式实现，而不应被解释为限制本专利技术构思。而是，这些实施方式仅被提供使得本公开将是透彻和完整的，并将本专利技术构思充分传达给本领域技术人员。在附图中，为了清楚起见，可能已经夸大各个层和区域的尺寸和相对尺寸，因此，附图不一定按比例，可以夸大一些特征以示出特定部件或元件的细节。因此，这里公开的特定结构和功能细节将不被解释为限制性的，而仅仅作为教导本领域技术人员以各种方式使用实施方式的方法和结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种垂直场效应晶体管器件，包括：鳍结构，从衬底突出并在平面图中具有H形；栅极，包括：形成在所述鳍结构的侧壁上的鳍侧壁部分；和场栅极部分，从所述鳍侧壁部分延伸，并填充所述鳍结构的下半部内部的空间；栅极接触，在所述鳍结构的所述下半部内部的位置落着在所述场栅极部分上；底部外延层，包括底部源极/漏极区域并形成在所述鳍结构下面；电源接触，落着在所述底部外延层上并配置为接收电源信号；顶部源极/漏极区域，形成在所述鳍结构之上；以及顶部源极/漏极接触，落着在所述顶部源极/漏极区域上。2.根据权利要求1所述的垂直场效应晶体管器件，其中所述电源接触在所述鳍结构的上半部内部的位置落着在所述底部外延层上。3.根据权利要求2所述的垂直场效应晶体管器件，其中所述栅极的所述鳍侧壁部分通过从顶部自对准而形成，并且所述栅极的所述场栅极部分通过栅极图案掩模形成，并且其中所述栅极接触和所述电源接触通过从顶部自对准而形成。4.根据权利要求2所述的垂直场效应晶体管器件，其中所述栅极的所述场栅极部分不形成在所述鳍结构的所述上半部内部。5.根据权利要求2所述的垂直场效应晶体管器件，其中所述顶部源极/漏极接触在与所述鳍结构的部分重叠的位置落着在所述顶部源极/漏极区域上，在所述鳍结构的该部分处所述鳍结构的一个垂直部分连接到其水平部分。6.根据权利要求2所述的垂直场效应晶体管器件，其中所述栅极接触和所述电源接触中的至少一个与所述鳍结构的一部分重叠。7.根据权利要求1所述的垂直场效应晶体管器件，其中所述栅极的所述鳍侧壁部分形成在所述鳍结构的所有的所述侧壁上。8.根据权利要求1所述的垂直场效应晶体管器件，其中在所述平面图中，所述栅极围绕所述鳍结构。9.一种垂直场效应晶体管器件，包括：鳍结构，从衬底突出并在平面图中具有连接到彼此的多个线形部分；栅极，包括：形成在所述鳍结构的侧壁上的鳍侧壁部分；和场栅极部分，连接到所述鳍侧壁部分并填充所述多个线形部分中的两个或更多个之间的空间；栅极接触，落着在所述栅极上；底部外延层，包括底部源极/漏极区域并形成在所述鳍结构下面；电源接触，落着在所述底部外延层上并配置为接收电源信号；顶部源极/漏极区域，形成在所述鳍结构之上；以及顶部源极/漏极接触，落着在所述顶部源极/漏极区域上，其中所述栅极接触和所述电源接触中的至少一个设置在通过连接所述鳍结构的所述多个线形部分的外端部而形成的虚拟二维形状内。
10.根据权利要求9所述的垂直场效应晶体管器件，其中所述栅极接触在所述多个线形部分中的所述两个或更多个之间的位置落着在所述场栅极部分上。11.根据权利要求10所述的垂直场效应晶体管器件，其中所述电源接触在所述多个线形部分中的其中未形成所述场栅极部分的两个或更多个线形部分内的位置落着在所述底部外延层上。12.根据权利要求9所述的垂直场效应晶体管器件，其中所述场栅极部分没有形成在所述虚拟二维形状外部。13.一种半导体单元结构，包括在单元高度方向上排布的第一垂直场效应晶体管器件和第二垂直场效应晶体管器件，其中所述第一垂直场效...

【专利技术属性】
技术研发人员：都桢湖，全辉璨，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：