电流源电路及电流源的实现方法技术

本发明专利技术公开了一种电流源电路，包括输出与电源电压成负比例系数的输出电流Ｉ１的负比例电流源模块，输出与电源电压成正比例系数的输出电流Ｉ２的正比例电流源模块，和将电流Ｉ１和电流Ｉ２分别乘以各自的系数之后叠加，作为电流源的输出电流的电流输出模块。本发明专利技术还公开了一种电流源实现方法，由电流输出模块将负比例电流源模块输出的电流Ｉ１和正比例电流源模块输出的电流Ｉ２分别乘以各自的系数之后叠加，作为电流源的输出电流。本发明专利技术通过将与电源电压成正负比例的电流乘以一个系数之后进行叠加，实现了与电源电压无关的电流输出，并避免了结构复杂的带隙电压基准源的使用，减小芯片的面积。

【技术实现步骤摘要】

本专利技术涉及一种模拟电路，尤其是一种电流源电路。本专利技术还涉及一 种电流源的实现方法。
技术介绍
在电路中，尤其是模拟电路中，电流源是一个非常重要而且常用的部 件。现有的实现与电源电压无关的电流源电路结构如图1所示，其利用与 电源电压无关的基准电压和理想放大器实现与电源电压无关的输出电流(I0Ut=Vbg/Ra)。这种技术方案性能比较理想，实现了与电源电压无关的电 流输出，但是实现该电路结构芯片面积比较大。图1中的Bandgap voltage reference表示带隙电压基准源，用于产生1. 26V (即Vbg)左右的与电源 电压无关的基准电压。
技术实现思路
本专利技术所要解决的技术问题是提供一种电流源电路，以及一种电流源 的实现方法，在实现与电源电压无关的电流输出的同时，能够避免结构复 杂的带隙电压基准源的使用，减小芯片的面积。为解决上述技术问题，本专利技术电流源电路的技术方案是，包括负比例电流源模块，输出与电源电压成负比例系数的输出电流II;正比例电流源模块，输出与电源电压成正比例系数的输出电流12;电流输出模块，将电流II和电流12分别乘以各自的系数之后叠加，作为电流源的输出电流。本专利技术电流源实现方法的技术方案是，由所述负比例电流源模块输出 与电源电压成负比例系数的输出电流II，由所述正比例电流源模块输出与电源电压成正比例系数的输出电流12，电流II和12输入给所述电流输出 模±央，将电流II和电流12分别乘以各自的系数之后叠加，作为电流源的 输出电流。本专利技术通过将与电源电压成正负比例的电流乘以一个系数之后进行叠 加，实现了与电源电压无关的电流输出，并避免了结构复杂的带隙电压基 准源的使用，减小芯片的面积。附图说明下面结合附图和实施例对本专利技术作进一步详细的说明 图1为现有的电流源电路的电路图； 图2为本专利技术电流源电路的电路图3为本专利技术电流源电路中负比例电流源模块的电路图； 图4为本专利技术电流源电路中正比例电流源模块的电路图5为基本电流镜的电路图。具体实施例方式本专利技术电流源电路，如图2所示，包括负比例电流源模块，输出与电源电压成负比例系数的输出电流II;正比例电流源模块，输出与电源电压成正比例系数的输出电流12; 电流输出模块，将电流II和电流12分别乘以各自的系数之后叠加，作为电流源的输出电流。其中，所述负比例电流源模块如图3所示，包括PM0S管M0和Ml，以 及画0S管M2、 M3和M4，所述PM0S管M0的源极接到电源端，栅极接到PM0S 管M1的源极以及一个电阻RO的一端，RO的另一端接到电源端，所述PMOS 管M0的衬底端连接电位V1，当VI的电位低于所述电源端的电位时，保证 所述PM0S管M0源极和衬底端的PN结不会正偏，所述PM0S管M0的漏极与 所述PM0S管Ml的栅极以及NM0S管M2的漏极相连接，所述PM0S管Ml的 漏极与丽0S管M3的漏极以及丽0S管M2、 M3和M4的栅极都连接在一起， 所述丽OS管M2、 M3和M4的源极都接地，所述PM0S管Ml、丽0S管M2、 M3 和M4的衬底端都接到其各自的源极，所述醒0S管M4的漏极输出与电源电 压成负比例系数的输出电流II。所述正比例电流源模块，如图4所示，包括丽0S管M5和M6，所述丽0S 管M5的漏极通过一个电阻Rl连接到电源端，所述丽0S管M5的栅极和漏 极，以及丽0S管M6的栅极都连接在一起，所述丽OS管M5和M6的源极都 接地，所述丽0S管M5和M6的衬底端都接到其各自的源极，所述M6的漏极输出与电源电压成正比例系数的输出电流12。所述输出级电路如图2所示，包括PM0S管M7和M8，所述PMOS管M7 的栅极与漏极，以及M8的栅极都连接在一起，所述PMOS管M7和M8的源 极都接到电源端，所述PMOS管M7和M8的衬底端都连接到各自的源极，所 述PMOS管M7的漏极同时连接到所述负比例电流源模块和正比例电流源模 块的电流输出端，所述PMOS管M8的漏极作为电流源电路的电流输出端。本专利技术还提供了一种采用上述电流源电路实现的电流源实现方法，由 所述负比例电流源模块输出与电源电压成负比例系数的输出电流II，由所述正比例电流源模块输出与电源电压成正比例系数的输出电流12，电流II 和12输入给所述电流输出模块，将电流II和电流12分别乘以各自的系数 之后叠加，作为电流源的输出电流。图5所示是一个基本电流镜，当MA和MB管均工作在饱和区时，由于 r^=「，， r^为MA管栅极和源极之间的电压，F^为MB管栅极和源极之 间的电压，在理想情况下，MB管的漏电流^等于MA管的漏电流、或/^与 /^成一定的比例关系。由下式给出/^二41(^^-^ )2....................................... (1)相同地，/加由下式给出/加=,(&幼-^ )2........................... (2)因为Fcr，， ^和/朋的比值为> =,=^4(3)G&4 — r GSB 7J ' DS其中，^ =『*Z*/^*C0x。 W为晶体管的沟道宽度度，L为晶体管的沟 道长度，^为晶体管的迁移率，C。x为单位面积的栅氧化层电容。由公式(3)可知，通过调整MA管和MB管宽长比的比值，就可以得到 期望的输出电流。下面结合实施例对本专利技术进行进一步说明。如图2、图3和图4所示， M0和Ml是PM0S晶体管，M2 M6为丽OS晶体管。电路中所有的晶体管的 沟道长度都为lum。对于图3所示的负比例电流源模块，由其电路结构可推导输出电流公式为/1、 .............................. (4)及0其中Vth表示晶体管的阈值电压。其中M0的源极接到了电源电压VDD上，而衬底则接到了一个与电源电 压无关的电位VI上。需要特别注意的是，必须严格保证不等式W)D-Fl 成立，Vpn表示PN结的正偏电压，典型值为0.7V;也就是说，必须严格保 证VI电位不会低到使PMOS晶体管的衬底和源端构成的PN结正偏。对于PMOS晶体管，考虑了体效应之后，晶体管的阈值电压可以表示为 1^(M0)H^。l + ^/j^7^i-Vl^i)..................... (5)其中，^d+2^+》，式中&是多晶硅栅和硅衬底的功函数之差 的电压值，0F =(A:r/《)ln(7VMA/^ )， q是电子电荷，k是波尔兹曼常数，Nsub是衬底的掺杂浓度，0^是耗尽区的电荷。7称为体效应系数。因为^ =rDi)-ri，其中^指的M0的源极电位和衬底电位的差值。 所以h (M0)| = f则I + ;r(批+n —,| - 7J^) ( 6 )而由于V1基本上保持不变，当VDD变大时，批+F卜腦卜^/j^j〈0，因此MO的阈值电压的绝对值l^(MO)l将变小，所以/l'将变小，从而实现了与电源电压绝对值成负比例系数的输出电流。基准电流/l'对VDD的相关系数(即敏感度)为8/r _腳肌 Of _、。l+H批-^卜抓3,+ 7々2^ +n-mo)卿￡>乂乂(7)因为^。和6是工艺参数，不随VDD变化；而VI是基本不随VDD变化 的电压。因此，=0， 4^") = 本文档来自技高网...

【技术保护点】
一种电流源电路，其特征在于，包括　负比例电流源模块，输出与电源电压成负比例系数的输出电流Ｉ１；　正比例电流源模块，输出与电源电压成正比例系数的输出电流Ｉ２；　电流输出模块，将电流Ｉ１和电流Ｉ２分别乘以各自的系数之后叠加，作为电流源的输出电流。

【技术特征摘要】

【专利技术属性】
技术研发人员：何剑华，李兆桂，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]