使用低介电常数绝缘层的薄膜晶体管衬底及其制造方法技术

一种薄膜晶体管衬底，其包括一绝缘衬底、一形成于该衬底上的栅极线组件、和一数据线组件，该数据线组件横越栅极线组件并与栅极线组件绝缘。薄膜晶体管连接到栅极线组件和数据线组件。在薄膜晶体管上由ａ－Ｓｉ：Ｃ：Ｏ或ａ－Ｓｉ：Ｏ：Ｆ形成一钝化层。通过ＰＥＣＶＤ法沉积该基于ａ－Ｓｉ：Ｃ：Ｏ或ａ－Ｓｉ：Ｏ：Ｆ的层。像素电极被形成在钝化层上并与薄膜晶体管连接。在这个结构中，在提高开幅比和减少工序时间的同时，寄生电容的问题得到解决。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种带有低介电绝缘层的薄膜晶体管衬底及其制造方法。
技术介绍
通常把薄膜晶体管阵列衬底用作一电路衬底，用于独立驱动液晶显示器或有机电致发光显示器中的各个像素。薄膜晶体管阵列衬底上具有输送扫描信号的栅极线、输送图像信号的数据线、连接到栅极线和数据线的薄膜晶体管、连接到薄膜晶体管的像素电极、一覆盖栅极线的栅极绝缘层、和一覆盖薄膜晶体管和数据线的钝化层。每个薄膜晶体管由一连接到栅极线的栅极电极、一沟道-形成的半导体层、一连接到数据线的源极电极、一漏极电极、一栅极绝缘层和一钝化层形成。薄膜晶体管起着开关电路的作用，根据来自栅极线的扫描信号把来自数据线的图像信号传递到像素电极。同时，因为大尺寸高清晰度液晶显示器已经是电子消费者的一种选择，所以存在解决由于各种类型寄生电容的增加所导致的信号失真的问题。另外，为了增大可视空间，用于笔记本电脑的液晶显示器涉及功耗的降低，并且用于TVs的液晶显示器涉及亮度的提高，所以需要增大液晶显示器的开幅比(opening ratio)。为了增大开幅比，需要将像素电极延伸到数据线组件之上，使得其与数据线组件重叠。在这种情况下，像素电极和数据线之间的寄生电容增大。为了解决寄生电容增大的问题，应该在像素电极和数据线之间形成足够大的垂直间隔。为此，通常用一有机绝缘膜形成一钝化层。但是，利用有机绝缘膜形成钝化层带来了下列缺陷。首先，材料成本较高，尤其在旋涂工序中材料损耗量很大。其次，有机绝缘膜涉及到有限的热稳定性，同时使得后工序过程受到各种条件的限制。第三，基于有机绝缘膜的层形成工序牵涉到由于材料聚集引起的杂质颗粒的高频现象。第四，基于有机绝缘膜的层涉及到与相邻层的较弱的粘附强度。第五，当在钝化层上形成像素电极时，出现蚀刻误差的可能性非常高。
技术实现思路
本专利技术的一个目的在于提供一种薄膜晶体管阵列衬底，该阵列衬底具有很高的开幅比，同时不牵扯寄生电容的问题。该目的及其它目的可以通过利用介电常数不大于4.0的CVD层实现。根据本专利技术的一方面，薄膜晶体管阵列衬底包括一绝缘衬底、一形成于绝缘衬底上的第一信号线，一形成于第一信号线上的第一绝缘层，和一形成于第一绝缘层上并横越第一信号线的第二信号线。一薄膜晶体管与第一和第二信号线连接。由一介电常数不大于4.0的CVD层在薄膜晶体管上形成一第二绝缘层。第二绝缘层有一第一接触孔，暴露出薄膜晶体管的预定电极。第一像素电极形成于第二绝缘层上，同时经第一接触孔与薄膜晶体管的该预定电极连接。第一绝缘层有一介电常数不大于4.0的、以CVD层为基的底层部分，和一以氮化硅层为基的顶层部分。第一像素电极由一反射光的不透明导体材料形成。第二绝缘层有一凹凸图案。薄膜晶体管阵列衬底还可包括一形成于第一像素电极上的第三绝缘层，其由介电常数不大于4.0的CVD层形成。第三绝缘层有一第二接触孔，暴露出第一像素电极的预定部分。一第二像素电极形成于第三绝缘层上同时经第二接触孔连接到第一像素电极的预定部分，该第二像素电极由一反射光的不透明导体材料形成。第一像素电极由一透明导体材料形成，且第二像素电极具有一预定的开口部分，能够通过透射穿过第一像素电极的光。该CVD层的介电常数不大于4.0，由a-Si:C:O或a-Si:C:O形成。该CVD层具有2～4的介电常数。根据本专利技术的另一方面，薄膜晶体管阵列衬底包括一形成于绝缘衬底上的数据线组件，和一形成于数据线组件和彩色滤光片上的缓冲层，该数据线组件包括形成于绝缘衬底上的数据线和红、绿、蓝彩色滤光片，该缓冲层由介电常数不大于4.0的CVD层形成。缓冲层有一第一接触孔，暴露出数据线组件的预定部分。在缓冲层上形成一栅极线组件。栅极线组件包括位于数据线上的栅极线和连接到栅极线的栅极电极，栅极线横越数据线并定义像素区域。在栅极线组件上形成一栅极绝缘层，栅极绝缘层有一第二接触孔，部分暴露出第一接触孔。在位于栅极电极之上的栅极绝缘层上形成一半导体图案。还在衬底上设置一像素线组件。像素线组件包括源极电极、漏极电极以及像素电极，该源极电极经第一和第二接触孔连接到数据线并且与部分半导体图案接触，该漏极电极面对位于半导体图案之上的源极电极，该像素电极连接到漏极电极。半导体图案有一具有预定带隙的第一非晶硅层和一第二非晶硅层，该第二非晶硅层的带隙低于第一非晶硅层的带隙。薄膜晶体管阵列衬底还可以包括形成于数据线所在平面上的光阻挡件、该光阻挡件由与数据线相同的材料制成且其位置与半导体图案对应。在制造薄膜晶体管阵列衬底的方法中，首先在一绝缘衬底上形成一包括数据线的数据线组件。第二步骤中，在衬底上形成红、绿和蓝的彩色滤光片。第三步骤中，通过沉积一介电常数不大于4.0的CVD层形成一缓冲层，使得缓冲层覆盖数据线组件和彩色滤光片。第四步骤中，在缓冲层上形成一栅极线组件。该栅极线组件包括栅极线和栅极电极。第五步骤中，形成一栅极绝缘层，使得栅极绝缘层覆盖栅极线组件。第六步骤中，在栅极绝缘层上形成一岛状欧姆接触图案和一岛状半导体图案，同时在栅极绝缘层和缓冲层上形成第一接触孔，使得该接触孔部分暴露数据线。在第七步骤中，形成一像素线组件，使得其包括形成于岛状欧姆接触图案所在平面上的、彼此分开的源极电极和漏极电极，以及连接到漏极电极的像素电极。在第八步骤中，通过去除该欧姆接触图案暴露在源极电极和漏极电极之间的部分，将该欧姆接触图案分成两个图案部分。第六步骤中，在栅极绝缘层上依次沉积一非晶硅层和一掺杂非晶硅层。形成一光致抗蚀剂图案，使得光致抗蚀剂图案包括具有预定厚度的覆盖栅极电极预定区域的第一部分，和一覆盖除了稍后形成的第一接触孔的区域以外的剩余区域的第二部分，第二部分的厚度小于第一部分的厚度。利用光致抗蚀剂图案的第一和第二部分作为一掩模，蚀刻掺杂的非晶硅层、非晶硅层、栅极绝缘层和缓冲层，从而形成第一接触孔。然后去除光致抗蚀剂图案的第二部分。利用光致抗蚀剂图案的第一部分作为一掩模，蚀刻掺杂的非晶硅层和非晶硅层，从而形成岛状半导体图案和岛状欧姆接触图案。然后去除光致抗蚀剂图案的第一部分。根据本专利技术的又一方面，用于液晶显示器的薄膜晶体管阵列衬底包括一绝缘衬底和一形成于衬底上的栅极线组件。该栅极线组件有栅极线、栅极电极和栅极垫。在栅极线组件上形成一栅极绝缘层。该栅极绝缘层具有暴露栅极垫的接触孔。在栅极绝缘层上形成一半导体图案。在半导体图案上形成一欧姆接触图案。在欧姆接触图案上形成一形状基本上与欧姆接触图案相同的数据线组件。该数据线组件有源极电极、漏极电极、数据线和数据垫。在数据线组件上形成一钝化图案，该钝化图案是一介电常数不大于4.0的CVD层。钝化图案具有暴露栅极垫、数据垫和漏极电极的接触孔。一透明电极图案电连接到栅极垫、数据垫和漏极电极。薄膜晶体管阵列衬底还可以包括与栅极线组件形成于同一平面上的存储电容线、一与存储电容线重叠并位于半导体图案所在平面上的存储电容半导体图案、一形成于存储电容半导体图案上的并具有与存储电容半导体图案相同轮廓的存储电容欧姆接触图案，和一形成于存储电容欧姆接触图案上并具有与存储电容半导体图案相同轮廓的存储电容导体图案。存储电容导体图案与透明电极图案部分连接。在制造薄膜晶体管阵列衬底的方法中，首先，一栅极线组件由栅极线、连接到栅极线的栅极电极和连接到栅极线本文档来自技高网...

【技术保护点】
一种薄膜晶体管阵列衬底，包括：一绝缘衬底；一形成于该绝缘衬底上的第一信号线；一形成于该第一信号线上的第一绝缘层；一形成于该第一绝缘层上并横越该第一信号线的第二信号线；一与该第一和该第二信号线连接的薄膜晶体管；一第二绝 缘层，由一介电常数不大于４．０的ＣＶＤ层形成并位于该薄膜晶体管上，该第二绝缘层有一暴露该薄膜晶体管的预定电极的第一接触孔；和一第一像素电极，形成于该第二绝缘层上，同时经该第一接触孔与该薄膜晶体管的该预定电极连接。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：洪完植，崔埈厚，金湘甲，郑宽旭，丁奎夏，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]