高介电常数绝缘层金属栅半导体器件制造方法技术

本发明专利技术公开了一种HKMG半导体器件制造方法，涉及半导体技术领域。该方法包括偏移间隔物、PSR间隔物和主间隔物使用具有不同湿法刻蚀率的材料，其中偏移间隔物使用具有低湿法刻蚀率的SiN，从而使得在SPT湿法刻蚀过程中保留偏移间隔物，避免了多晶硅假栅的肩损伤，从而进一步避免了生成的金属栅中出现空洞、TiN丢失、多晶硅残留等问题，提高器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及一种HKMG半导体器件制造方法。
技术介绍
对于HKMG(HighKMetalGate，高介电常数绝缘层金属栅）技术，氧扩散控制和 应力工程（StressEngineering)是对于性能提升最重要的两个项目。如果氧扩散到介质层 (InterfaceLayer,IL)和HK(高介电常数绝缘层)，将增加等效栅氧厚度（Tinv)并且降低 性能。所有间隔物(例如，偏移间隔物、PSR(PM0SSiRecess，PM0S硅凹陷)间隔物和主间隔 物等)的氧化物薄膜都可能成为氧扩散的来源。因此，间隔物薄膜，特别是偏移间隔物薄膜， 建议采用纯SiN。这样的方案也能避免在湿法刻蚀过程中PSR0X侧凹陷（Recess)，并且解 决PM0S异常SiGe肩和NM0S异常SiGe问题。但是，这样的方案在SPT(StressProximity Technology,应力接近技术）和去除伪多晶娃栅（DummyPoly)过程中也会遇到一些问题。 SPT是去除部分或者全部间隔物使得拉伸应力接近通道并且改善ILD(Interface LayerDielectric,层间电介质）间隙填充窗口（FillMargin)的方法。在SPT中可以使用 干法刻蚀和湿法刻蚀。不过，对于HKMG，湿法SPT使用更广泛，因此干法刻蚀需要大的刻蚀 量来去除HM/间隔物SiN，并且可能严重损伤镍硅化合物（NickelSilicide)。对于纯SiN 间隔物方案，通常湿法SPT中SiN刻蚀化合物（HP0等)也会去除少量的多晶硅，特别是掺杂 的多晶硅。对于传统的多晶硅/SiON来说，这样的多晶硅上肩部损伤并不是问题。但是，对 于HKMG来说，它将阻挡去除伪多晶硅栅，保留多晶硅残留，并且最终形成一个上部小的梯 形轮廓（atopsmalltrapezoidalprofile)。这样的梯形轮廓将影响金属栅间隙填充，并 且导致空洞（VOID)问题。如果PSR和主间隔物都采用纯SiN，在SPT过程中所有的间隔物 将被全部去除，将会暴露TiN/HfO层，并且将损伤较弱区域的TiN，特别是在STI上的GT区 域。这样的金属空洞和TiN丢失是提高产出所面临的两个问题。
技术实现思路
本专利技术的专利技术人发现上述现有技术中存在问题，并因此针对所述问题中的至少一 个问题提出了一种新的技术方案。 本专利技术的一个目的是提供一种用于HKMG半导体器件制造的技术方案。 根据本专利技术的第一方面，提供了一种HKMG半导体器件制造方法，包括：提供衬底， 衬底的NM0S区域和PM0S区域上分别形成有多晶硅栅或者具有硬掩膜的多晶硅栅；在多晶 硅栅的两侧分别形成偏移间隔物，偏移间隔物由具有第一湿法刻蚀速率的纯SiN形成；在 PM0S区域形成SiGe源/漏，并在偏移间隔物的两侧分别形成PSR间隔物，PSR间隔物由具 有第二湿法刻蚀速率的SiN材料形成；在PSR间隔物的两侧分别形成主间隔物，主间隔物由 具有第三湿法刻蚀速率的SiN材料形成；进行SPT湿法刻蚀以全部去除主间隔物并保留偏 移间隔物，其中，在SPT湿法刻蚀下，第一湿法刻蚀速率小于第二湿法刻蚀速率，第二湿法 刻蚀速率小于或等于第三刻蚀速率；进行层间电介质ILD间隙填充和ILD化学机械抛光； 去除多晶硅假栅；填充金属栅间隙，并执行金属栅化学机械抛光。 可选地，PSR间隔物由纯氮化硅或者氮化硅和氧化硅双层膜构成，主间隔物由纯氮 化硅或者氮化硅和氧化硅双层膜构成。 可选地，偏移间隔物为掺杂碳的原子层沉积SiN或者六氯丙烷SiN，PSR间隔物为 原子层沉积SiN或者化学气相淀积760CSiN，主间隔物为六氯乙硅烷SiN。 可选地，SPT湿法刻蚀使用H3P04或者其他SiN刻蚀化学材料。 可选地，SPTH3P04湿法刻蚀的温度为115°C。 可选地，在SPT湿法刻蚀过程存在偏移间隔物凹陷和多晶硅肩损伤，但偏移间隔 物凹陷和多晶硅肩损伤的位置高于多晶硅假栅经过ILD化学机械抛光后的高度。 可选地，偏移间隔物凹陷和多晶硅肩损伤的位置为40A~200A。 可选地，经过SPT湿法刻蚀后剩余部分PSR间隔物；或者，经过SPT湿法刻蚀后PSR 间隔物全部去除。 可选地，主间隔物和偏移间隔物的SPT湿法刻蚀速率之比大于5:1。1可选地，主间隔物和PSR间隔物的SPT湿法刻蚀速率之比大于1:1，而PSR间隔 物和偏移间隔物的SPT湿法刻蚀速率之比小于8:1。 可选地，偏移间隔物的厚度为30~120A，PSR间隔物的厚度为80~200A，主间隔 物的厚度为80~200A。 可选地，基于各个间隔物材料的选择和SPT湿法刻蚀条件来调整经过SPT湿法刻 蚀后剩余PSR间隔物的高度。 本专利技术的一个优点在于，在SPT过程中低湿法刻蚀速率的偏移间隔物得以保留， 从而避免或者减轻多晶硅假栅的肩损伤问题。 通过以下参照附图对本专利技术的示例性实施例的详细描述，本专利技术的其它特征及其 优点将会变得清楚。【附图说明】 构成说明书的一部分的附图描述了本专利技术的实施例，并且连同说明书一起用于解 释本专利技术的原理。 参照附图，根据下面的详细描述，可以更加清楚地理解本专利技术，其中： 图1A至图1H示意性地示出根据本专利技术的HKMG半导体制造方法的一个实施例中 各个阶段的截面图。 图2A至图2J示意性地示出根据本专利技术的HKMG半导体制造方法的另一个实施例 中各个阶段的截面图。 图3A示出现有的HKMG的剖面示意图。 图3B示出根据本专利技术实施例的HKMG的剖面示意图。【具体实施方式】 现在将参照附图来详细描述本专利技术的各种示例性实施例。应注意到：除非另外具 体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本 专利技术的范围。 同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际 的比例关系绘制的。 以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本专利技术 及其应用或使用的任何限制。 对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适 当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。 在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不 是作为限制。因此，示例性实施例的其它示例可以具有不同的值。 应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一 个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。 图1A至图1G示意性地示出根据本专利技术的HKMG半导体制造方法的一个实施例中 各个阶段的截面图。 如图1A所示，提供衬底，衬底的NM0S区域和PM0S区域上分别形成有多晶硅栅或 者具有硬掩膜的多晶硅栅。 衬底可以是本领域已知的类型，在衬底上例如利用CMOS工艺(光刻、刻蚀）形成器 件隔离沟槽（STI) 10和有源区，并在NM0S和PM0S区域上依次栅极绝缘层11、功函数材料 层12和栅极多晶硅层13被依次形成。栅极绝缘层11可以是高k材料，高k材料通常是指 介电常数k大于2. 5的材料，例如可以Hf0、HfZr当前第1页1 2 本文档来自技高网...

【技术保护点】
一种高介电常数绝缘层金属栅半导体器件制造方法，其特征在于，包括：提供衬底，所述衬底的NMOS区域和PMOS区域上分别形成有多晶硅栅或者具有硬掩膜的多晶硅栅；在所述多晶硅栅的两侧分别形成偏移间隔物，所述偏移间隔物由具有第一湿法刻蚀速率的纯SiN形成；在所述PMOS区域形成SiGe源/漏，并在所述偏移间隔物的两侧分别形成PMOS硅凹陷间隔物，所述PMOS硅凹陷间隔物由具有第二湿法刻蚀速率的材料形成；在所述PMOS硅凹陷间隔物的两侧分别形成主间隔物，所述主间隔物由具有第三湿法刻蚀速率的材料形成；进行应力接近技术湿法刻蚀以全部去除所述主间隔物并保留所述偏移间隔物，其中，在所述应力接近技术湿法刻蚀下，所述第一湿法刻蚀速率小于所述第二湿法刻蚀速率，所述第二湿法刻蚀速率小于等于所述第三刻蚀速率；进行层间电介质间隙填充和层间电介质化学机械抛光；去除多晶硅假栅；填充金属栅间隙，并执行金属栅化学机械抛光。

【技术特征摘要】

【专利技术属性】
技术研发人员：韦庆松，于书坤，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31