半导体集成电路制造技术

本发明专利技术提供一种在扫描测试时，能防止允许动作频率低的电路（例如模拟电路）的破坏的半导体集成电路。扫描测试模式信号为“１”时，第一ＡＮＤ电路（１１）、第二ＡＮＤ电路（１２）的输出信号固定在低电平，ＯＲ电路（１３）的输出信号固定在高电平。因此，在扫描测试时，第四触发器（ＦＦ４）～第六触发器（ＦＦ６）的输出信号不传播到第一～第三模拟电路（２１）～（２３）。而在通常动作时，第四触发器（ＦＦ４）～第六触发器（ＦＦ６）的输出信号传播到第一～第三模拟电路（２１）～（２３）。

【技术实现步骤摘要】

本专利技术涉及具有用于把测试变得容易的扫描测试功能的半导体集成 电路。
技术介绍
一般，在大规模集成电路(以下称作LSI)的出厂到市场时，进行基 于LSI测试器的良否判定测试。这时使用的测试方案有必要在构成LSI的 多个逻辑电路中发现尽可能多的故障处。可是，伴随着LSI的大规模化，如果要测试全部的逻辑电路，测试矢 量的量和测试时间变得庞大。因此，为了解决该问题，进行所谓的测试容 易化设计(Design For Testability )。测试容易化设计是在LSI的设计的阶段，固定LSI的测试方针，在 LSI之中装入测试电路的设计方法。作为是否能容易地进行LSI的测试的 基本的指标，具有可观测性(Observability)和可控性(Controllability)等 概念。"可观测性良好的"电路是指关于电路内的某节点，容易从外部观 测其逻辑值，"可控性良好的"电路是指通过来自外部的数据输入，容易 设定电路内的某节点的逻辑值。电路的观测性和控制性越好，就越能生成 有效的测试方案，结果，构成LSI的逻辑电路的故障检测率也提高。在提 高了该观测性和可控性的测试电路当中作为其一有扫描测试电本文档来自技高网...

【技术保护点】
一种半导体集成电路，其特征在于，包括：　第一电路；　与所述第一电路对应而设置的多个触发器；　在扫描测试时，将所述多个触发器连接为链状而形成移位寄存器的多个选择器；　与扫描测试时的所述移位寄存器的允许动作频率相比，具有 更低的允许动作频率的第二电路；和　输入所述触发器的输出信号，在通常动作时能将所述触发器的输出信号向所述第二电路传播，并且在扫描测试时，将所述触发器的输出信号不能向所述第二电路传播地进行控制的选通电路。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：西山贵子，伊东秀男，
申请(专利权)人：三洋电机株式会社，三洋半导体株式会社，
类型：发明
国别省市：JP[日本]