三维存储器件及其制作方法技术

本发明专利技术提供一种三维存储器件及其制作方法，该三维存储器件包括：第一阵列结构、第二阵列结构、第一互联层和第二互联层，其中，第一互联层位于第一基底背离第一堆叠层的一侧，且具有与第一通道电连接的第一键合触点，第二互联层位于第二堆叠层背离第二基底的一侧，且具有与第二存储串电连接的第二键合触点；第一互联层和第二互联层相对设置并键合以使第一键合触点和第二键合触点电连接，以实现第一阵列结构和第二阵列结构的键合，从而能有效增加三维存储器件存储单元的数量，在低成本的情况下较好的提高存储密度。

【技术实现步骤摘要】
三维存储器件及其制作方法
本专利技术涉及半导体
，具体涉及一种三维存储器件及其制作方法。
技术介绍
三维存储器(3DNAND)是一种新兴的存储器类型，通过把内存颗粒堆叠在一起来解决2D或者平面NAND闪存带来的限制。不同于将存储芯片放置在单面，3DNAND技术垂直堆叠了多层数据存储单元。基于该技术，可打造出存储容量比同类NAND技术高达数倍的存储设备。该技术可支持在更小的空间内容纳更高存储容量，进而带来很大的成本节约、能耗降低以及大幅的性能提升，以全面满足众多消费类移动设备和要求最严苛的企业部署的需求。随着半导体技术的进步，3DNAND制作通过互补金属氧化物半导体芯片(CMOS芯片)与存储器单元阵列芯片相键合，以形成3DNAND的框架。如何增加3DNAND核心区域的面积，提高存储密度，是当今3DNAND发展需要重点考虑的问题。
技术实现思路
本专利技术的目的在于提供一种三维存储器件及其制作方法，能有效增加三维存储器件存储单元的数量，提高存储密度。为了解决上述问题，本专利技术提供了一种三维存储本文档来自技高网...

【技术保护点】
1.一种三维存储器件，其特征在于，包括：/n第一阵列结构，所述第一阵列结构包括第一基底、位于所述第一基底上的第一堆叠层、贯穿所述第一堆叠层的第一存储串以及贯穿所述第一堆叠层和所述第一基底的第一通道；/n第二阵列结构，所述第二阵列结构包括第二基底、位于所述第二基底上的第二堆叠层和贯穿所述第二堆叠层的第二存储串；/n第一互联层，位于所述第一基底背离所述第一堆叠层的一侧，所述第一互联层具有与所述第一通道电连接的第一键合触点；以及/n第二互联层，位于所述第二堆叠层背离所述第二基底的一侧，所述第二互联层具有与所述第二存储串电连接的第二键合触点，所述第一互联层和所述第二互联层相对设置并键合，以使所述第一键...

【技术特征摘要】
1.一种三维存储器件，其特征在于，包括：
第一阵列结构，所述第一阵列结构包括第一基底、位于所述第一基底上的第一堆叠层、贯穿所述第一堆叠层的第一存储串以及贯穿所述第一堆叠层和所述第一基底的第一通道；
第二阵列结构，所述第二阵列结构包括第二基底、位于所述第二基底上的第二堆叠层和贯穿所述第二堆叠层的第二存储串；
第一互联层，位于所述第一基底背离所述第一堆叠层的一侧，所述第一互联层具有与所述第一通道电连接的第一键合触点；以及
第二互联层，位于所述第二堆叠层背离所述第二基底的一侧，所述第二互联层具有与所述第二存储串电连接的第二键合触点，所述第一互联层和所述第二互联层相对设置并键合，以使所述第一键合触点和所述第二键合触点电连接。


2.根据权利要求1所述的三维存储器件，其特征在于，所述第一通道包括贯穿所述第一堆叠层的导电沟道、以及内嵌于所述第一基底中且与所述导电沟道接触的导电部，所述导电部与所述第一互联层电连接；所述第一基底内还设有介电层，所述介电层围绕所述导电部设置，以隔离所述导电部与所述第一基底。


3.根据权利要求2所述的三维存储器件，其特征在于，所述导电部的关键尺寸大于所述导电沟道的关键尺寸。


4.根据权利要求2所述的三维存储器件，其特征在于，所述导电沟道为虚拟的存储串。


5.根据权利要求1所述的三维存储器件，其特征在于，
所述第一互联层包括第一连线层和位于所述第一连线层背离所述第一基底一侧的第一键合层，所述第一连线层包括与所述第一通道电连接的第一金属线层，所述第一键合触点位于所述第一键合层且与所述第一金属线层电连接；
所述第二互联层包括第二连线层和位于所述第二连线层背离所述第二堆叠层一侧的第二键合层，所述第二连线层包括与所述第二存储串电连接的第二位线层，所述第二键合触点位于所述第二键合层且与所述第二位线层电连接；所述第一键合层和所述第二键合层相键合。


6.根据权利要求1所述的三维存储器件，其特征在于，所述第二阵列结构还包括贯穿所述第二堆叠层和所述第二基底的第二通道，所述第二通道与所述第二互联层电连接；所述第三存储器件还包括：
第三互联层，所述第三互联层位于所述第二基底背离所述第二堆叠层...

【专利技术属性】
技术研发人员：吴继君，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42