半导体结构及其制造方法技术

提供一种半导体结构及其制造方法。一种半导体结构包括第一半导体衬底、第一内连结构、第一导电垫、第一介电层及第一导电连接件。第一半导体衬底包括位于第一半导体衬底中的多个第一半导体装置。第一内连结构设置在第一半导体衬底之上且电耦合到第一半导体装置。第一导电垫设置在第一内连结构之上且电耦合到第一内连结构。第一介电层覆盖第一导电垫及第一内连结构且第一介电层包括延伸穿过第一导电垫的一部分。第一导电连接件设置在第一内连结构上且电耦合到第一内连结构且第一导电连接件延伸穿过第一介电层的所述部分。

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术的实施例是涉及一种半导体结构及其制造方法，特别是涉及一种适于应用在三维集成电路的半导体结构及其制造方法。
技术介绍
近年来，由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续提高，半导体行业已经历了快速增长。在很大程度上，集成密度的此种提高来自于最小特征大小(minimumfeaturesize)的连续减小，此使得更多组件能够集成到给定面积中。举例来说，集成组件占用的面积接近于半导体晶片的表面，然而，在二维(two-dimensional，2D)集成电路形成中可实现的密度存在实体限制。举例来说，这些限制中的一个限制来自于随着半导体装置的数目增加，半导体装置之间的内连的数目及长度明显增大。由于现存的集成电路设计规则要求在半导体结构中布置导电配线的节距减小，因此正不断努力开发形成半导体结构的新机制。
技术实现思路
根据本公开的一些实施例，一种半导体结构包括第一半导体衬底、第一内连结构、第一导电垫、第一介电层及第一导电连接件。所述第一半导体衬底包括位于所述第一半导体衬底中的多个第一半导体装置。所述第一内连结构设置在所述第一半导体衬底之上且电耦合到所述第一半导体装置。所述第一导电垫设置在所述第一内连结构之上且电耦合到所述第一内连结构。所述第一介电层覆盖所述第一导电垫及所述第一内连结构，并且所述第一介电层包括延伸穿过所述第一导电垫的一部分。所述第一导电连接件设置在所述第一内连结构上且电耦合到所述第一内连结构，并且所述第一导电连接件延伸穿过所述第一介电层的所述部分。根据本公开的一些实施例，一种半导体结构包括第一半导体管芯及第二半导体管芯，所述第二半导体管芯堆叠在所述第一半导体管芯上且接合到所述第一半导体管芯。所述第一半导体管芯包括：第一内连层；第一导电垫，设置在所述第一内连层上且电耦合到所述第一内连层；第一介电层，设置在所述第一内连层之上且覆盖所述第一导电垫；第一导电连接件，嵌在所述第一介电层中且朝所述第一导电垫延伸以电耦合到所述第一内连层；以及第一虚拟连接件，设置在所述第一导电连接件旁边且嵌在所述第一介电层中。所述第二半导体管芯包括第二介电层、第二导电连接件及第二虚拟连接件。所述第二介电层接合到所述第一半导体管芯的所述第一介电层。所述第二导电连接件及所述第二虚拟连接件嵌在所述第二介电层中且分别接合到所述第一半导体管芯的所述第一导电连接件及所述第一半导体管芯的所述第一虚拟连接件。根据本公开的一些实施例，一种半导体结构的制造方法包括至少以下步骤。在半导体衬底之上的内连结构上形成具有贯穿孔的图案化导电垫。将所述内连结构之上的介电材料图案化以形成具有第一开口的图案化介电层。所述第一开口穿过所述介电材料的形成在所述图案化导电垫的所述贯穿孔内部的一部分从而以可触及的方式暴露出所述内连结构。在所述图案化介电层的所述第一开口内部形成导电材料且所述导电材料接触所述内连结构以形成导电连接件。所述导电连接件通过所述图案化介电层而在横向上与所述图案化导电垫隔离。附图说明结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。图1A到图1F是示出根据本公开一些示例性实施例的一层半导体结构的制造方法中各个阶段的示意性剖视图。图2A及图2B是示出根据本公开一些示例性实施例的一层半导体结构的制造方法中各个阶段的示意性剖视图。图3A到图3C是示出根据本公开一些示例性实施例的一层半导体结构的制造方法中各个阶段的示意性剖视图。图4A及图4B是示出根据本公开一些示例性实施例的一层半导体结构的制造方法中各个阶段的示意性剖视图。图5A及图5B是示出根据本公开一些示例性实施例的半导体结构的制造方法中各个阶段的示意性剖视图。图6到图11是示出根据本公开一些示例性实施例的各种半导体结构的示意性剖视图。图12是示出根据本公开一些示例性实施例的半导体结构的应用的示意性剖视图。具体实施方式以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简单及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。此外，为易于说明，本文中可能使用例如“在…下方(beneath)”、“在…之下(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)且本文中所使用的空间相对性描述语可同样相应地进行解释。还可包括其他特征及工艺。举例来说，可包括测试结构以帮助对三维(three-dimensional，3D)封装或三维集成电路(three-dimensionalintegratedcircuit，3DIC)装置进行验证测试。所述测试结构可包括例如在重布线层中或衬底上形成的测试垫(testpad)，以便能够对3D封装或3DIC进行测试、使用探针和/或探针卡(probecard)等。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可与包含对已知良好管芯(knowngooddie)进行中间验证的测试方法结合使用以提高良率并降低成本。图1A到图1F是示出根据本公开一些示例性实施例的一层半导体结构的制造方法中各个阶段的示意性剖视图。参照图1A及图1B，在半导体衬底110上形成内连结构120。举例来说，半导体衬底110包括可为经掺杂的或未经掺杂的块状半导体、绝缘体上半导体(semiconductor-on-insulator，SOI)衬底、其他支撑衬底(例如，石英、玻璃等)、其组合等。在一些实施例中，半导体衬底110包含元素半导体(例如，结晶、多晶或非晶结构中的硅或锗等)、化合物半导体(例如，碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟等)、合金半导体(例如，硅-锗(SiGe)、磷砷化镓(GaAsP)、砷化铝铟(AlInAs)、砷化铝镓(AlGaAs)、砷化镓铟(GaInAs)、磷化镓铟(GaInP)等)、其组合或其他合适的材料。举例来说，化合物半导体衬底可具有多层式结构或者所述衬底可包括多层式化合物半导体结构。在一些实施例中，合金SiGe形成在硅衬底之上。在其他实施例中，SiGe衬底是应变的。在一些实施例中，半导体衬底110是装置晶片。举例来说，半导体衬底110本文档来自技高网...

【技术保护点】
1.一种半导体结构，包括：/n第一半导体衬底，包括位于所述第一半导体衬底中的多个第一半导体装置；/n第一内连结构，设置在所述第一半导体衬底之上且电耦合到所述第一半导体装置；/n第一导电垫，设置在所述第一内连结构之上且电耦合到所述第一内连结构；/n第一介电层，覆盖所述第一导电垫及所述第一内连结构，所述第一介电层包括延伸穿过所述第一导电垫的一部分；以及/n第一导电连接件，设置在所述第一内连结构上且电耦合到所述第一内连结构，所述第一导电连接件延伸穿过所述第一介电层的所述部分。/n

【技术特征摘要】
20190516 US 16/413,6051.一种半导体结构，包括：
第一半导体衬底，包括位于所述第一半导体衬底中的多个第一半导体装置；
第一内连结构，设置在所述第一半导体衬底之上且电耦合到所述第一半导体装置；
第一导电垫，设...

【专利技术属性】
技术研发人员：杨庆荣，陈宪伟，陈明发，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71