包含无源电气组件的集成电路的制造制造技术

一种在衬底上制造集成电路的方法可以包括：在集成电路的非最终层中形成无源电气组件，并在集成电路的最终层中形成一个或多个电触点，使得一个或多个电触点和无源电气组件以这样的方式定位：与衬底表面垂直并且来自衬底表面的假想线与该无源电气组件和一个或多个电触点相交。

【技术实现步骤摘要】
【国外来华专利技术】包含无源电气组件的集成电路的制造相关申请本公开要求享有于2018年2月13日提交的美国临时专利申请序列号62/629,996的优先权，其全部内容通过引用合并于此。
本公开总体上涉及半导体制造，并且更具体地，涉及双栅极金属氧化物半导体场效应晶体管的制造和使用。
技术介绍
半导体器件制造是一种用于创建集成电路的过程，这种集成电路存在于许多电气和电子器件中。这是光刻、机械和化学处理步骤的多步骤序列，在此期间，逐渐在由半导体材料制成的晶圆上创建电子电路。例如，在半导体器件制造期间，许多离散的电路组件，包括晶体管、电阻器、电容器、电感器和二极管，可以在单个半导体管芯上形成。电感器是一种有多种用途的无源电路组件。一般来说，电感器是一种无源的双端电气组件，当电流流过电感器时，电感器将能量储存在磁场中。集成电路中形成的电感器可以用于调谐电路、基于电感的传感器、变压器和/或其他用途。使用现有的制造技术，在半导体表面上形成电感器具有以下缺点：使用集成电路的表面积，否则该表面积可以用于放置导电材料，例如凸块(bump)，以将集成电路电耦合到集成电路外部的其他组件。例如，图4示出了具有在半导体衬底1的表面2上所制造的电感器4的半导体衬底1的部分的俯视图，其中电感器4包括如本领域中已知的被导电材料8的线圈10围绕的磁性材料14。如图4所示，在表面2上形成电感器4使用了表面2的面积，否则在没有电感器4的情况下，该面积可用于凸块28。因此，需要用于在集成电路中形成电感器或其他无源电气组件，同时仍然使集成电路用来放置导电材料的可用表面积最大化的技术。
技术实现思路
根据本公开的教导，可以减少或消除与在集成电路中制造无源电气组件相关联的某些缺点和问题。根据本公开的实施例，一种在衬底上制造集成电路的方法可以包括：在集成电路的非最终层中形成无源电气组件；以及在集成电路的最后层中形成一个或多个电触点，使得一个或多个电触点和无源电气组件以这样的方式定位：垂直于衬底表面并来自衬底表面的假想线与该无源电气组件和一个或多个电触点相交。根据本公开的这些实施例和其他实施例，根据本公开的这些和其他实施例，在衬底上制造的集成电路可以包括：在集成电路的非最终层中形成的无源电气组件；和在集成电路的最后层中形成的一个或多个电触点，使得一个或多个电触点和无源电气组件以这样的方式定位：垂直于衬底表面并来自衬底表面的假想线与该无源电气组件和一个或多个电触点相交。根据本文包括的附图、说明书和权利要求，本公开的技术优点对于本领域的普通技术人员而言将是显而易见的。实施例的目的和优点将至少通过权利要求中具体指出的要素、特征和组合来实现和完成。应当理解，前面的一般描述和下面的详细描述都是说明性示例，并且不限制本公开中提出的权利要求。附图说明通过参考以下结合附图的描述，可以获得对本实施例的更全面理解及其优点，在附图中，相同的附图标记表示相同的特征，并且其中：图1示出了根据本公开实施例的具有在其上制造的无源电气组件的半导体衬底的一部分的侧视截面图。图2示出了根据本公开实施例的具有在其上制造的无源电气组件的半导体衬底的一部分的俯视图；图3示出了根据本公开实施例的具有在其上制造的无源电气组件的半导体衬底的一部分的等距透视图；图4示出了如本领域中已知的在半导体衬底的表面上具有无源电气组件的半导体衬底的一部分的俯视图。具体实施方式图1示出了根据本公开实施例的具有在其上制造的无源电气组件的半导体衬底100的一部分的侧视截面图。图2示出了根据本公开实施例的具有在其上制造的无源电气组件的半导体衬底100的一部分的俯视图。图3示出了根据本公开实施例的具有在其上制造的无源电气组件的半导体衬底100的一部分的等距透视图。图1-3在本文中通常被称为“附图”。半导体衬底100可以由任何合适的材料形成，包括但不限于硅，碳化硅，锗，磷化镓，氮化镓，砷化镓，磷化铟，氮化铟，砷化铟等。尽管在附图中未明确示出，但是许多器件(例如晶体管、电阻器等)可以在半导体衬底100中形成，从而创建集成电路。为了提供适当的电连通性，可使用已知技术在半导体衬底100的表面102上的适当位置处形成金属化层104。此外，为了提供适当的电绝缘，也可以使用已知的技术在半导体衬底100的表面102上的适当位置处形成电绝缘材料106(例如半导体氧化物)。在某些情况下，可能需要或必须在半导体衬底100的表面102上形成集成电路的某些电气组件。例如，用半导体材料制造某些器件，诸如电感器或电力变压器，可能是不可行的，甚至是不可能的。如下更详细地描述的，附图描绘了在半导体衬底100的表面102上形成无源电气组件，特别是电感器。如本领域中已知的，电感器通常是通过将导电线的线圈环绕在磁性材料的铁磁芯上而形成的。为了在半导体衬底100上实现相同的效果，可以在表面102上(例如，在电绝缘材料106上)形成第一金属化层108、第二金属化层110、组件通孔112和磁性材料114，并且将其布置为模仿线圈(其中第一金属化层108、第二金属化层110和组件通孔112形成线圈)环绕在铁磁芯周围(其中磁性材料114用作铁磁芯)。例如，在表面102上形成金属化层104和电绝缘材料106并将其抛光/机加工以使金属化层104和电绝缘材料106平坦化之后，可以在金属化层104和电绝缘材料106上在期望位置处形成第一金属化层108(例如，如图1所示，第一金属化层108可以耦合到金属化层104，以便将在表面102上形成的无源电气组件电耦合到在表面102下方形成的器件)。随后，可以在第一金属化层108、金属化层104和电绝缘材料106上方形成第一绝缘层116(例如，聚合物材料)，以使第一金属化层108与其他集成电路组件电绝缘。然后，可以对第一绝缘层116进行抛光/机加工以使第一绝缘层116平坦化。在这样的抛光/机加工之后，可以在第一绝缘层116上在靠近第一金属化层108的期望位置(例如，在垂直于由表面102限定的平面的方向上截取的第一金属化层108上方)形成磁性材料114，如图1中的垂直虚线150所示。接下来，可以在磁性材料114和第一绝缘层116上形成第二绝缘层118(例如，聚合物材料)，以便将磁性材料114与其他集成电路组件电绝缘。然后可以对第二绝缘层118进行抛光/机加工，以使第二绝缘层118平坦化。在这种抛光/机加工之后，可以根据需要形成穿过第一绝缘层116和第二绝缘层118的组件通孔112，以将第二金属化层110电耦合到第一金属化层108和/或金属化层104。然后，第二金属化层110可以在第二绝缘层118和组件通孔112上在期望位置处形成(例如，如图1所示，第二金属化层110形成为靠近磁性材料114，并且可以耦合至导电材料，例如通孔124、凸块垫126和凸块128)，以便将在表面102上形成的无源电气组件电耦合到在半导体衬底100内和其上形成的集成电路外部的其他电路或器件。然后，可在第二金属化层110和第二绝缘层11本文档来自技高网...

【技术保护点】
1.一种在衬底上制造集成电路的方法，包括：/n在所述集成电路的非最终层中形成无源电气组件；和/n在所述集成电路的最终层中形成一个或多个电触点，使得所述一个或多个电触点和所述无源电气组件以这样的方式定位：垂直于衬底表面并且来自所述衬底表面的假想线与所述无源电气组件和所述一个或多个电触点相交。/n

【技术特征摘要】
【国外来华专利技术】20180213 US 62/629,9961.一种在衬底上制造集成电路的方法，包括：
在所述集成电路的非最终层中形成无源电气组件；和
在所述集成电路的最终层中形成一个或多个电触点，使得所述一个或多个电触点和所述无源电气组件以这样的方式定位：垂直于衬底表面并且来自所述衬底表面的假想线与所述无源电气组件和所述一个或多个电触点相交。


2.根据权利要求1所述的方法，其中，所述无源电气组件包括基于磁性的组件。


3.根据权利要求2所述的方法，其中，所述基于磁性的组件包括电感器。


4.根据权利要求2所述的方法，其中，所述基于磁性的组件包括变压器。


5.根据权利要求1所述的方法，其中，所述一个或多个电触点包括电凸块。


6.根据权利要求1所述的方法，其中，所述衬底是晶圆级芯片规模封装(WL...

【专利技术属性】
技术研发人员：斯科特·沃里克，克里斯蒂安·拉森，埃里克·J·金，约翰·L·梅兰森，安东尼·S·多伊，大卫·M·比文，
申请(专利权)人：思睿逻辑国际半导体有限公司，
类型：发明
国别省市：英国;GB