具有测试电路的集成电路制造技术

一种集成电路，其具有待测试的应用电路（１）和自测试电路（５－１６），该自测试电路被提供用于测试该应用电路（１）并且包括用于产生为测试目的施加到应用电路（１）的所需测试图样的装置（５－９），其中通过标记特征寄存器（１３）来评估依赖于通过应用电路（１）的测试图样而产生的输出信号，用于产生所需测试图样的装置（５－９）包括位修改电路（９），其采用修改由移位寄存器提供的测试图样的伪随机序列这一方式来单独地控制组合逻辑（６，７，８）的第一控制输入，使得近似地获得需要的测试图样，并且位修改电路（９）控制组合逻辑（６，７，８）的第二控制输入，借此可以阻挡第一控制输入，使得由移位寄存器（５）提供的并已经是所需测试图样的那些测试图样不被位修改电路（９）通过控制组合逻辑（６，７，８）的第一控制输入来修改。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及具有待测试的应用电路和自测试电路的集成电路，该自测试电路被提供用于测试该应用电路、并且包括用于产生为测试目的施加到该应用电路的确定性测试图样的装置，其中通过标记特征寄存器来评估依赖于通过应用电路的测试图样而产生的输出信号。用于产生确定性测试图样的该装置包括位修改电路，该位修改电路通过组合逻辑这样的方式修改由移位寄存器所提供的测试图样的伪随机序列，由此获得了所需的、确定性测试图样序列。当制造集成电路时，通常需要测试它们的功能。这样的测试可以通过外部测试装置来执行。由于这种电路的非常高的集成密度、这种电路所工作的非常高的时钟速率和所需的非常大量的测试向量，使得外部测试涉及许多的问题和较高的成本。集成电路的高内部时钟速率与通向外部的相对非常慢的输入/输出接合焊盘级成不利的比例。因此期望的是能够执行一种集成电路的自测试。该集成电路提供了自测试电路，该自测试电路用于测试同样并入该集成电路的应用电路。该应用电路表示提供用于集成电路实际使用目的的电路。测试这种电路进一步涉及电路内部部件的问题，在测试期间其产生所谓的“X”，即不能被明确评估的信号。特别地，这种信号是由具有模拟或者本文档来自技高网...

【技术保护点】
一种集成电路，具有待测试的应用电路（１）和自测试电路（５－１６），该自测试电路被提供用于测试该应用电路（１）并且包括用于产生为测试目的施加到应用电路（１）的所需测试图样的装置（５－９），其中通过标记特征寄存器（１３）来评估依赖于通过应用电路（１）的测试图样而产生的输出信号，用于产生所需测试图样的所述装置（５－９）包括位修改电路（９），该位修改电路（９）采用修改由移位寄存器提供的测试图样的伪随机序列这一方式来单独地控制组合逻辑（６，７，８）的第一控制输入，以便近似地获得需要的测试图样，并且该位修改电路（９）控制组合逻辑（６，７，８）的第二控制输入，借此可以阻挡第一控制输入，使得由移位寄存器（５）...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：F哈普科，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]