具有固定电压输出的单元的集成电路制造技术

本发明专利技术涉及一种可测试的集成电路。为了在这种电路的某些点上替换地和ＶＤＤ，该电路包含一个单元（３４），该单元包含触发器（１１）和能够在该电路处于操作模式时设置输出电压的装置（３１）。这些用于设置输出电压的装置由控制信号（１５）控制，该控制信号取决于指示信号处于测试模式或操作模式的模式信号。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及可测试的集成电路领域，当该电路处于操作模式时，其中的一些点(points)连接到地或连接到固定电压。
技术介绍
在大部分集成电路中，当该电路运行时，电路中的一些点需要保持在固定的电压。例如，该电路的一些点常常连接到“地”或“VDD”，这意味着这些点分别具有，例如，等于0或5伏特的电压。这些点呈现出对静电放电敏感的缺陷，其具有破坏集成电路的危险。而且，这些点不能被测试，因为即使电路处于测试模式时，它们仍具有固定的电压。在集成电路测试步骤中，这带来了测试覆盖率降低的缺点。为了消除这些不利情况，这些点被一些在集成电路处于操作模式时传递固定输出电压的单元(cell)替代。这些单元包含触发器，在测试步骤期间，所述触发器可以与测试链结合在一起。当电路处于测试模式时，有可能使该单元的输出电压改变。因此，借助于该单元，在操作模式中具有固定电压的这些点可以在测试模式中进行测试。所以这样可增加测试覆盖率。而且，这样的触发器对静电放电不是很敏感。这样减少了这种放电破坏集成电路的危险。由申请人投放市场的称为CMOS18的单元是这种单元的一个例子。该单元包含触发器，该触发器具有两个输出并且由时钟激活。该触发器接收一个指示该电路处于测试模式还是处于操作模式的信号。在操作模式中，当时钟有效时，触发器的输出之一具有固定的正电压，另一个输出是0电压。因此而将该触发器两个输出中的一个作为该单元的输出，该单元能够替换该集成电路一些点上的地或电压VDD。这种单元的缺陷在于以下事实，即为了在操作模式中获得固定的输出电压，当该电路处于操作模式时，该单元持续地被时钟激活。这使其产生相当大的电流消耗。在某些应用中，电流消耗是关键的数据。在用电池工作的便携式应用诸如便携式电话中尤其如此。专利技术概述本专利技术的一个目的是减少集成电路中的电流消耗。该目的借助于涉及一种集成电路的本专利技术的第一目的来实现，该集成电路包含一个单元，当该集成电路处于操作模式时，该单元的一个输出具有固定的输出电压，所述单元包含触发器和当该电路处于操作模式时用于设置输出电压的装置，所述装置通过控制信号来控制，该控制信号取决于指示电路处于操作模式或处于测试模式的模式信号。本专利技术得益于以下事实，即在操作模式中，现有技术的触发器并不起时序(sequential)作用。然而，在测试模式中，该触发器却起到时序的作用，因为其特别地与移位寄存器集成在一起。因此，当电路处于测试模式时，不能取消时钟，但是当电路处于操作模式时，却能够取消时钟，于是触发器不再起任何时序作用。根据本专利技术，当集成电路处于操作模式时，时钟不必为触发器而有效，因为此时的输出电压是由和所述时钟无关的控制信号来控制的。该控制信号可以是，例如，模式信号。当电路处于操作模式时这是固定的。所以电路处于操作模式时，输出电压是固定的。因为时钟没有为触发器而有效，所以当电路处于操作模式时，单元的功耗降低。结果，集成电路的功耗降低。在本专利技术第一目的的第一实施例中，触发器是具有连接到输出的输入和受控于控制信号的异步重置0(reset-to-zero)装置或异步置1(set-to-one)装置的D型触发器，该触发器的输出对应该单元的输出。根据该实施例，控制信号是初始化信号。如果触发器包含异步重置0装置，那么该初始化信号允许输出电压变为0。当电路变化为操作模式时，该初始化信号被发送到触发器。信号的发送是由一个管理电路从测试模式转变为操作模式的处理器控制的。所以，当模式信号改变时，发送该初始化信号。所以该初始化信号取决于模式信号。从而，“控制信号取决于模式信号”的表达应该理解为意指控制信号可以等同于模式信号或借助于，例如，处理器从模式信号获得。当触发器的重置0装置接收初始化信号时，触发器的输出变为0电压。然后，只要电路处于操作模式，那么将如下文中看到的那样，触发器的输出保持为零。这与触发器接收的时钟无关。从而当电路处于操作模式时，时钟可在触发器的电平处被去活(deactivate)。如果希望在单元的输出获得电压VDD，那么采用具有置1装置的异步触发器。在本专利技术的第一目的的第二实施例中，该单元还包括一个逻辑电路，该逻辑电路具有连接到触发器的输出的第一输入，受控于模式信号的第二输入以及对应于该单元输出的输出，当该电路处于操作模式时，所述逻辑电路能够在其输出端传递一个作为所述模式信号的函数的电压。根据该实施例，控制信号是指示电路处于操作模式或处于测试模式的模式信号。该信号存在于所有的可测试电路中。因此，本专利技术的第二优选实施例可以使用在所有可测试的集成电路中。当电路处于测试模式时，模式信号等于，例如，VDD，而当电路处于操作模式时，模式信号等于0。当电路处于操作模式时，连接到触发器的逻辑电路传递一个不依赖于触发器的输出而仅依赖于模式信号的电压。因此，当电路处于操作模式时，时钟可在触发器的电平处被去活。本专利技术的第二目的涉及一种集成电路，该集成电路包含当该集成电路处于操作模式时具有固定输出电压的输出的第一单元，以及包含触发器和逻辑电路的第二单元，所述逻辑电路具有连接到触发器的输出的第一输入，连接到第一单元的输出的第二输入以及相应于第二单元的输出的输出，并且当该电路处于操作模式时，能够在其输出上传递一个作为第一单元输出电压的函数的电压。与包含根据本专利技术第一目的的第二实施例的单元的电路相比，这种电路能够较好地被测试。实际上，在包含根据本专利技术第一目的的第二实施例的单元的电路中，该单元逻辑电路的第二输入不能被测试。实际上，当电路处于测试模式时，它们的电压等于模式信号。当电路处于测试模式时，如果一个点的电压不能改变，则该点不能被测试。相反地，在以上所定义的电路中，第二单元逻辑电路的第二输入可被测试，因为它的电压等于第一单元的输出电压，其在电路处于测试模式时可以变化。第一单元可以是，例如，根据本专利技术第一目的的第二实施例的单元。在这种情况下，该集成电路仅有一个不能被测试的点，其为第一单元的逻辑电路的第二输入。附图的简要描述结合下文中所描述的实施例，通过非限制性的实例描述，本专利技术的这些和其他方面都是显然和将被阐明的。在附图中附图说明图1示出了根据本专利技术第一目的的第一实施例的集成电路的结构图；图2示出了图1的集成电路的另一配置的结构图；图3示出了根据本专利技术第一目的的第二实施例的集成电路的结构图；图4示出了图3的集成电路的变体的结构图；以及图5示出了根据本专利技术第二目的的集成电路的结构图。优选实施例的描述图1示出了根据本专利技术第一目的的第一实施例的集成电路。该电路包含含有该集成电路的基本元件的方框10、第一触发器11和第二触发器12。每一触发器都具有操作输入(D1，D2)、测试输入(DT1，DT2)、模式输入(T1，T2)、时钟输入(CLK1，CLK2)以及连接到操作输入(D1，D2)的输出(Q1，Q2)。时钟信号13允许激活时钟输入(CLK1，CLK2)并且模式信号15允许控制模式输入(T1，T2)。第一触发器11的测试输入DT1用来接收第一测试信号16并且第二触发器12的测试输入DT2用来接收第二测试信号17。第一触发器11包含异步重置0装置R而第二触发器12包含异步置1装置S。初始化信号14允许控制这些异步重置0装置R和置1装置S。第一触发器11及其异步量置0本文档来自技高网...

【技术保护点】
一种包含单元（１８，３４）的集成电路，当该集成电路处于操作模式时该单元具有一个输出电压固定的输出，所述单元包含触发器（１１）和用于在该电路处于操作模式时设置输出电压的装置（Ｒ，３１），所述装置由控制信号（１４，１５）控制，该控制信号取决于一个指示该电路是处于操作模式还是处于测试模式的模式信号（１５）。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：P达席尔瓦，L索尔夫，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]