晶片级光电测试装置及方法制造方法及图纸

一种用于在绝缘体硅（ＳＯＩ）晶片结构中形成的光电器件的晶片级测试装置，其使用单光电测试元件来执行光和电测试。波束调向光学器件可在所述测试元件上形成，且用于帮助光探针信号和光耦合元件（例如棱镜耦合器、光栅）间的耦合，所述光耦合器件在所述ＳＯＩ结构的顶部表面上形成。光测试信号此后被导引到在所述ＳＯＩ结构的顶层中形成的光波导中。所述光电测试元件还包括多个电测试管脚，其放置成与所述光电器件上的多个焊接点测试位置接触，以及用于执行电测试操作。光测试信号结果可在所述ＳＯＩ结构内转换成电表示，因此作为电信号返回到所述测试元件。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及晶片级测试的装置，更具体地，涉及使用单测试元件提供绝缘体硅(SOI)结构上形成的各元件的光学、电及光电测试的能力。
技术介绍
在半导体工业中，处理相对大的硅晶片(直径一般约几英寸的数量级)来形成许多相同的集成线路。一旦晶片已被完全处理，其被切割成片以形成单独的集成线路。在大多数情况下，横跨晶片表面形成数以百计相同的线路。如果在切割之前，不测试单独线路的性能，那么“坏”芯片可能被进一步处理和封装，这浪费了宝贵的时间和钱财。晶片级测试在半导体工业中是公知的，且传统上用于测量当仍为晶片形式的每一集成线路上的各种电参数，以验证该集成线路与预定的规格相符合。除了验证符合规格的能力外，集成线路工业中的晶片级测试具有识别工艺问题、提供通过/未通过标准、执行数据收集以及产生/运行对晶片的专门测试(例如，顾客指定的测试)的固有能力。现在，单SOI结构上的集成电子和光学器件的越来越多的使用需要用于该电子和光学器件的晶片级测试的发展。这种晶片级测试需要测试焊点(test pad)/点形式的电输入/输出，以及耦合器、光纤等形式的光输入/输出。通常使用的用于将光耦合进SOI波导(例如，倒纳米锥和三维锥)的方法需要访问芯片(或小片(die))的边缘以耦合到波导结构。出版的D.E.Nikonov等人的美国专利6,859,587说明了用于测试晶片级别的光波线路的一示例性“边缘”耦合方法。在这种情况下，第一光纤耦合到光波线路的第一“边缘”，且用于将探针/测试光信号引进光波线路中。第二光纤耦合到该线路的相对“边缘”，且用于收集输出/测试光信号。对于线路的“边缘”访问的需要被认为是此特殊的晶片级光测试方法的严重的限制。于2003年7月3日公开的美国专利申请公告2003/123793(“Johannessen”)说明了一种可选的“光探针”装置，其中通过去除所选区域中的线路材料的顶表面部分以获得对波导结构的访问，允许光探针被带到直接与该波导接触，来实现平面光波线路的测试。尽管此装置消除了对执行“边缘”接触的需要，然而此种装置被认为是“破坏性测试”，这是因为必须去除一部分线路来执行测试。明显地，当在晶片上的多个线路位置执行重复测试时，破坏性测试不是优选的选择。此外，不清楚此种光探针可用于亚微米尺寸的光波导，发现其对于单模通信应用的使用在增长。此外，这些现有技术的装置都需要在光探针和晶片间使用系数匹配(index matching)的流体(增加了关于测量重复性与污染问题)，以及提供仅光学测试；仍需要传统的电子“探针板(probe card)来分析和测试晶片上的电子器件。因此，现有技术中需要将光学和电子测试组合到单一装置的晶片级测试方法。
技术实现思路
通过本专利技术来解决现有技术中保留的需要，本专利技术涉及晶片级测试的装置，更具体地，涉及使用单测试元件提供绝缘体硅(SOI)结构上形成的各元件的光学、电及光电测试的能力，有利地补充与电子部件的传统晶片级测试有关的知识体系。根据本专利技术，光电测试元件被配置成包括光和电测试所需要的部件。如共同未决的申请(例如，参见，于2004年11约8日公布的美国公布的申请No.2004/0213518，或于2004年9月7日提交的序列号为10/935,146美国申请)的多种申请中所公开的，到光电芯片的亚微米尺寸的光波导(SOI层)的一部分的直接光耦合通过使用布置在所述SOI结构的表面上的光棱镜或光栅结构将光直接耦合进所述结构的SOI层来实现。在本专利技术的光电测试元件中可包括波束调向/成形光学器件，以及其用于提供进和出所述棱镜/光栅结构的有效耦合。多个电测试点(探针)以传统的模式在所述测试元件上形成，以执行所述SOI结构的期望的电测试。在优选实施例中，可在所述SOI结构和所述光电测试元件的波束调向部分之间施加反馈信号，以相对所述SOI结构上的耦合元件来调整所述波束的位置。使用光纤阵列，优选地偏振保持光纤，可耦合输入和输出光测试信号。外部透镜(或在光纤端面上形成的集成的透镜)可用于增加光耦合效率。使用自所述晶片的一或更多反馈信号来控制输入波长调谐，可执行所述调谐，以匹配在晶片表面上的正测试的波导模角度，因此增加了耦合效率。在下面的论述中以及通过参考附图，本专利技术的其它和进一步的变更和方面将变得明显。附图说明现在参考附图，图1在侧视图中示出本专利技术的示例性光电测试元件，该光电测试元件与待测试的SOI结构相连接，图1的实施例使用光棱镜提供测试元件和SOI结构间的耦合。图2示出本专利技术的可替换光电测试元件，其包括在该测试元件内的波束调向/成形光学器件以帮助将光测试信号耦合到SOI结构中；图3在侧视图中示出本专利技术的可替换光电测试元件，此实施例使用在SOI结构表面上形成的光栅来提供输入和输出耦合；图4是本专利技术的示例性光电测试元件的俯视图；以及图5示出了根据本专利技术的用于执行晶片级测试的示例性测试装置。具体实施例方式如上简要所提，在用于基于SOI光学结构的光测试元件的发展中最大的挑战之一是，需要以可重复的方式可靠地将光束耦合进很薄的正测试的波导中。光进入薄的波导所需的角度已知为波导厚度和光信号的波长的强函数(即，需要好地控制进入SOI结构的光模角度以激发波导中的特征模)。本专利技术的一方面在于能够在一个范围“调谐”测试信号的波长，从而可以在可重复的基础上可靠地实现可接受的耦合。由于工艺变化会改变不同晶片的波导层的厚度，以及关联的衰逝耦合层(evanescent couplinglayer)的厚度，因此根据本专利技术的监测和“调谐”测试波长的能力被认为是光电部件的晶片级测试中的重要突破。图1为用于使用根据本专利技术形成的光电测试元件10来提供晶片级光电测试的示例性装置的侧视图。测试元件10形成为支撑至少一个输入光探针11，在此情况下为包括透镜端面(lensed endface)13的光纤。应该理解，如下面图3中所具体示出的，可使用这样的透镜光纤的阵列来提供多个不同的光测试信号。返回参考图1，输入光探针11精确对齐，且固定在测试元件10内，从而探针11将进入的波束导引到正测试的晶片，示出为SOI结构20上。示出多个电子测试探针点16，也包括在测试元件10上，用于与SOI结构20上的多个电触点(例如，焊接点)34电耦合。应该理解，对于“晶片”测试，在单独的基础上，通常通过相对测试探针移动晶片的“步进和重复”方法来执行探测和测试每一分离的SOI结构。返回参考图1，示出SOI结构20包括硅衬底22、二氧化硅绝缘层24和相对薄(一般亚微米厚)的上硅表面层26(以下称为“SOI层26”)。在图1的具体实施例中，相对薄的衰逝耦合层28(包括具有比硅的折射系数小的折射系数的材料，例如二氧化硅和氮化硅)布置在SOI层26的所选部分之上，以及用于辅助光波信号进和出SOI层26的耦合。如图1所示，输入光棱镜30和输出光棱镜32布置在衰逝耦合层28的所选部分之上，以及用于耦合测试元件10和SOI结构20之间的光。在本专利技术的优选实施例中，棱镜耦合器包括硅结构(例如，在分离的硅衬底上形成)，然后永久地固定到SOI结构20上，以及用于提供成品器件结构中的光耦合(以及进一步的测试)。本专利技术的此实施例的一方面在于，使用此永久的耦合结构还用作用于光电测试元件的光探针的一部分。可本文档来自技高网...

【技术保护点】
一种晶片级测试装置，其用于硅晶片上形成的基于绝缘体硅（ＳＯＩ）的集成光电结构，所述装置包括：一光电测试元件，其可移动地接触所述硅晶片的顶部主表面，所述光电测试元件包括至少一个光输入信号通道，其用于将至少一个光测试信号导引到所 述基于ＳＯＩ的结构；和多个电测试管脚，其以与正测试的所述基于ＳＯＩ的光电结构的表面上的多个焊接点匹配的模式布置，所述多个电测试管脚用于给予所述正测试的基于ＳＯＩ的光电结构能量，以及向所述正测试基于ＳＯＩ的光电结构提供电测试信号和提供 自其的电响应信号；以及光耦合功能部件，其布置在所述光电测试元件和正测试的指定的基于ＳＯＩ的光电结构的表面之间，用于将光测试信号耦合进所述正测试的指定的基于ＳＯＩ的光电结构。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：普拉卡什约托斯卡，马格利特吉龙，罗伯特凯斯蒙特哥莫里，威普库马帕特尔，卡尔潘都夏斯特里，索哈姆帕塔克，大卫佩德，凯瑟琳A亚努舍弗斯奇，
申请(专利权)人：斯欧普迪克尔股份有限公司，
类型：发明
国别省市：US[美国]