【技术实现步骤摘要】
本专利技术涉及一种大规模集成电路并行测试方法，尤其涉及一种实现同 步电路异步匹配进行同测的方法；此外，本专利技术还涉及实现上述方法的专 用测试系统。
技术介绍
在现有的大型测试仪进行同测时，所有DUT (Device Under Test, 被测元件)的同一个管脚(Pin)上从Tester Channel (测试仪通道)端 给的激励是完全一样的，如图l所示。当同步电路进行上电复位匹配同测时，匹配出现的波形位置是随机 的，而只有在某个固定的周期出现预期波形才是匹配成功，如图2所示， 只有Output (输出)在Pin 1上升沿后第六个周期出现波形才算匹配成 功，而这个波形出现的位置是随机的，不固定的。如图3所示，Output 在Pinl上升沿后不是在第六个周期出现波形，即使出现预期波形，但不 在预期的位置，也是匹配失败。因此，在目前的设备条件下无法将匹配到的DUT悬挂起来等待其他没 有匹配到的DUT继续匹配，继续进行匹配就破坏了已经匹配到的DUT的电 路状态，所以在目前条件下测试只能单测。
技术实现思路
本专利技术要解决的技术问题是提供-种实现同步电路异步匹配进行同测...
【技术保护点】
一种实现同步电路异步匹配进行同测的方法，其特征在于，采用继电器将ＤＵＴ管脚与测试仪通道连接，采用继电器以及上拉电阻或下拉电阻将需要保持高电平或低电平的ＤＵＴ管脚与电源或地相连，该方法的测试步骤如下：步骤１，闭合所有ＤＵＴ管脚的继电器，进行匹配测试；步骤２，判断匹配结果，对匹配成功的ＤＵＴ，断开连接在测试仪通道上的继电器，但连接在上拉电阻或下拉电阻上的继电器依然保持闭合，维持其高电平或低电平不变；对匹配失败的ＤＵＴ继续进行匹配，重复以上步骤；步骤３，当达到设定的匹配次数时，匹配结束，将所有匹配成功的ＤＵＴ管脚上的继电器重新闭合，进行接下来的测试项目，实现同测，匹配失败的ＤＵＴ直接丢弃。
【技术特征摘要】
【专利技术属性】
技术研发人员：杜发魁，王逸峰，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。