用于根据性能／功率要求确定最小操作电压的解决方案将对于广阔范围内的实际使用都有效。该解决方案包括用于通过ＢＩＳＴ电路（５０）动态降低在应用条件下的功率消耗而保持应用性能的测试流程方法。另外提供了用于在应用条件下动态降低功率消耗到仍将足够维持数据／状态信息的最低的可能待机／很低的功率级的测试流程方法。一种可能的应用被用来控制对ＡＳＩＣ（特定用途集成电路）上的一组特殊电路的电压供应（２５）。在电压岛（２０）中这些电路被集合成组，接收可能与相同芯片上的其他电路正在接收的电压供应不同的电压供应（２５）。能够将相同的解决方案应用于微处理器（例如，高速缓存逻辑电路组）的部分。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及集成电路，并且，更具体地，涉及用于确定IC的最小 操作电压并动态改变IC的最小操作电压的系统与方法。
技术介绍
对减小由设备消耗的功率及消散的热能来说，功率消耗都正在变得曰益 重要。深亚微米技术中的功率消耗的关键部分是由泄漏电流引起的功率。通 过降低由电路使用的电压能够实际减少泄漏，从而实际减少电路的功率消耗。先前的设计已经支持电压供应调整以维持性能，但是大多数设计只是降 低时钟周期频率来降低功率。另外，不同的电压/时钟频率设置点不是在逐芯 片的基础上确定的。Bertin等(IBM)的美国专利No.6,345,362教导了带有智能功率管理的集 成电路，由此功率管理单元控制不同功能单元的阈值电压以优化电路的功率功能单元与功率状态，以确定该功能单元是否处于最佳功率级。如果是，则 命令继续，如果不是，则执行延迟或修改处理速度。相关专利Dean等的美国专利No.6,477,654教导了操作可编程集成电路以 降低功率的方法，由此如由用户定义的、由功率管理系统使用以优化不同功 能单元的功率消耗的指令命令中嵌入功率控制指令。美国专利No.5,086,501教导了一种用于确定和选择计算系统的最小操作 电压的方法。美国专利No.6，757,857公开了带有可变数据接收器电压参考的AC内置 自测试(BIST)的使用。美国专利申请公布No.2003/0223276描述了可以在较低操作电压下操作 的半导体SRAM存储器电路。由 Ruchir Puri 等著作的题为 "Pushing ASIC Performance in Power Envelope"的参考文献描述了用于ASIC设计的电压岛(voltage island)的使用，并具体描述了能使ASIC设计中的供应电压成倍增加而带来实质的设备功率 节约的方法。高度期望提供用于确定IC的最小操作电压的自测试系统与方法，该IC 具有包括逻辑与存储器阵列的受测电压岛。
技术实现思路
本专利技术的一个目的是提供用于降低供应电压以便降低半导体电路中的功 率消耗、同时仍然维持应用速度上的性能的系统和方法。还可以创建另外的 较低功率模式，以通过低于正常应用速度性能的设置来进一步降低功率消耗。根据本专利技术，内置自测试(BIST)电路被用于确定设计(其考虑芯片上 的器件之间的可变性)中的所有元件的正确供应电压。这产生了精确得多的、 达到某些性能设置点或在待机期间维持数据完整性所必需的供应电压设置。根据本专利技术，可运行BIST电路以在逐芯片的基础上确定供应电压设置。 能够以较低电压实现较高性能的芯片也倾向于产生更多泄漏。通过以降低的 电压来操作芯片电路，可降低该泄漏，同时仍然维持期望的性能。能够降低 性能的、将需要提升电压来以期望的速度工作的芯片倾向于产生较少的泄漏。 通过以提升电压操作芯片电路，可改进这些芯片的性能，同时仍然维持低泄 漏。单独制定供应电压设置允许更多的芯片满足所要求的功率与性能目标。 由于BIST实际测试所讨论的电压岛(VI)的电路中的所有设备，因而主要 在逐芯片的基础上制定电压供应以满足VI内的性能最差的设备的要求。还可随条件改变动态地或在功率上升过程中，在系统内运行BIST。这允 许针对紧接着的环境制定供应电压，并允许考虑导致性能降低的寿命末期 (NBIT)效应。根据本专利技术的一个方面，提供了用于动态改变半导体芯片的最小操作电 压的系统与方法，该方法包括步骤使用内置自测试(BIST)测试设备来测试具有根据特定应用而操作的电 路组的电压岛(VI),其中，BIST测试装置被操作性地耦连到受测电压岛， 用于测试电路组，以确定要为通过的BIST测试提供的、电压岛所需的最低操 作电压；生成表示最低操作电压的控制信号；以及，基于所生成的控制信号，调整施加到VI的电源供应电压，以便提供用于电路组的最小操作电压。根据本专利技术的再一方面，提供了用于确定具有根据特殊应用来操作的电路组的集成电路(IC)的性能特性的系统与方法，该方法包括 检测IC的操作模式；响应于所检测到的操作模式，使用BIST测试电路来测试IC,测试电路 被操作性地耦连到所述IC电路组，用于测试所述电路组以确定要为通过的 BIST测试提供的、IC电路组所需的最低操作电压；生成表示用于该操作模式的最低操作电压的控制信号；以及，将控制信号存储在与IC相关联的存储器设备中。有利的是，用于根据性能/功率要求确定最小操作电压的解决方案将对于 广阔范围内的实际使用都有效。 一种可能的应用被用来控制对ASIC (特定用 途集成电路)上的一组特定电路的电压供应。在电压岛中这些电路被集合在 一起，其中它们将接收可能与相同芯片上的其他电路正在接收的电压供应不 同的电压供应。能够将相同的解决方案应用于存储器阵列、或微处理器(例 如，高速緩存逻辑电路组)的一部分。附图说明对于本领域的技术人员，鉴于以下结合附图的详细描述，本专利技术的目的、 特征与优点将是显然的，附图中图I是根据本专利技术的系统IO的方框图2以图形描述用于通过BIST动态降低应用条件下的功率消耗同时保持 应用性能的测试流程方法100。图3图示用于在仍将维持数据/状态信息的应用条件下将功率消耗动态降 低到最低的可能待机/甚低功率级的测试流程方法。图4描述用于在制造测试期间、通过BIST确定维持应用性能时的最小功 率消耗以及用于待机/甚低功率(同时维持数据/状态信息)的最小功率消耗的测试流:怪方法。图5图示用于在功率上升时通过BIST确定维持应用性能时的最小功率消 耗以及用于待机/甚低功率(同时维持数据/状态信息)的最小功率消耗的测试 流程方法。具体实施例方式图1是根据本专利技术的系统10的方框图。如图1所示，系统10包括受测 电压岛("VIUT")块20，该块20具有通过栅控晶体管26的电压供应源25, 图示为Vdd。测试输入/输出信号线30连接电压岛电路的操作元件与适合于(逻辑BIST )LBIST和/或(阵列BIST )ABIST操作模式的内置自测试(BIST) 电路50。如将参照图2详细描述的，BIST以应用速度执行逻辑和/或存储器 阵列的性能测试，并输出数字控制信号55,其被输入到数字-模拟转换器(DAC )设备60。 DAC 60输出模拟参考信号70,其被输入到生成参考电压 80的带隙参考电路75。参考电压80被输入到包括运算放大器设备90和晶体 管设备26的电压供应稳定器。运算放大器设备90比较参考电压80与电流操 作电源供应电压Vdd，并生成反馈控制信号95，从而该反馈控制信号95通 过例如pFET的晶体管设备26来稳定和调整Vdd供应电压。应该理解，尽管图1中示出了单个BIST设备50,但其可用于控制多个 VIUT,只要电压岛中的电路具有相似特性(与DRAM BIST或逻辑BIST相 比，SRAM BIST—般具有不同的结构并产生不同的测试激励集)。包含逻辑 和存储器设备的混合的电压岛可要求多个BIST类型共同工作，以激励电压岛BIST将停止测试并将保护频带强加到DAC值。还要理解，带隙参考电路75产生理论上不随工艺、温度或电压改变的恒 定输出电压80。这通过例如将单个输入电流供应到两个不同大小的二极管(带 有不同电流密度的二极管)而实现，这些二极管将形成跨接其自身本文档来自技高网...
【技术保护点】
一种用于动态改变半导体芯片的最小操作电压的系统，包括： 受测电压岛（ＶＩＵＴ），具有根据特定应用来操作的电路组； 受调节的电压源，向所述电压岛的电路组供应电源电压； 控制装置，用于设置所述电压岛的电源电压电平；以及 内置自测试（ＢＩＳＴ），操作性地耦连到所述受测电压岛，用于测试所述电路组，以确定要为通过的ＢＩＳＴ测试提供的、电压岛所需的最低操作电压，并生成表示所述最低操作电压的控制信号，其中，所述控制装置响应于所述控制信号，以将电压岛的所述电压电平设置为所述最低操作电压。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：瓦格迪W阿巴迪尔，乔治M布雷塞拉斯，安东尼R博纳西奥，凯文W戈尔曼，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。