一次性可编程存储电路以及包括其的半导体装置制造方法及图纸

在本公开的一个实施例中，一种OTP存储电路可以包括：熔丝阵列，被配置为输出多个熔丝组中的与熔丝地址相对应的熔丝组的熔丝数据；以及熔丝地址生成电路，被配置为生成熔丝地址用以在熔丝阵列的多个区域之中的与缺陷地址相对应的特定区域之内搜索可用熔丝组。

【技术实现步骤摘要】
一次性可编程存储电路以及包括其的半导体装置相关申请的交叉引用本申请要求2019年4月15日向韩国知识产权局提交的编号为10-2019-0043910的韩国申请的优先权，通过引用其全面阐述了的整体来合并于此。
本公开的各种示例性实施例涉及一种半导体电路，更具体地，涉及一种一次性可编程(OTP)存储电路以及包括该一次性可编程存储电路的半导体装置。
技术介绍
半导体装置可以包括诸如动态随机存取存储器(DRAM)的易失性存储器和/或诸如NAND闪存的非易失性存储器。半导体装置可以通过测试来检测在其中出现缺陷的存储单元(以下称为缺陷单元)。半导体电路可以确定外部提供的地址是否是用于访问缺陷单元的地址(以下称为缺陷地址)。当外部提供的地址是缺陷地址时，半导体电路可以访问冗余存储单元(以下称为冗余单元)而不是缺陷单元。该操作称为修复操作。缺陷地址可以记录在一次性可编程(OTP)存储电路中。使用电熔丝(e-熔丝)的OTP存储电路被使用使得在半导体装置的封装之后以及在半导体装置的封装之前执行修复操作变为可能。...

【技术保护点】
1.一种一次性可编程OTP存储电路，包括：/n熔丝阵列，被配置为：输出多个熔丝组中的与熔丝地址相对应的熔丝组的熔丝数据；以及/n熔丝地址生成电路，被配置为：生成所述熔丝地址用以在所述熔丝阵列的多个区域之中的与缺陷地址相对应的特定区域之内搜索可用熔丝组。/n

【技术特征摘要】
20190415 KR 10-2019-00439101.一种一次性可编程OTP存储电路，包括：
熔丝阵列，被配置为：输出多个熔丝组中的与熔丝地址相对应的熔丝组的熔丝数据；以及
熔丝地址生成电路，被配置为：生成所述熔丝地址用以在所述熔丝阵列的多个区域之中的与缺陷地址相对应的特定区域之内搜索可用熔丝组。


2.根据权利要求1所述的OTP存储电路，其中，所述熔丝地址生成电路包括：
计数器，被配置为：基于时钟信号来生成计数信号；
区间信号生成电路，被配置为：基于所述计数信号和测试模式信号来生成多个区间信号；以及
地址控制电路，被配置为：基于所述测试模式信号、所述缺陷地址和所述计数信号之中的一种来生成所述熔丝地址。


3.根据权利要求2所述的OTP存储电路，其中，所述熔丝阵列被配置为在所述多个区间信号的使能区间期间基于所述熔丝地址来输出所述熔丝数据。


4.根据权利要求1所述的OTP存储电路，其中，所述熔丝地址生成电路被配置为基于使能信号、时钟信号、测试模式信号和所述缺陷地址来生成所述熔丝地址。


5.根据权利要求2所述的OTP存储电路，其中，所述计数信号具有与用于选择所述熔丝阵列的所有区域的地址相对应的值。


6.根据权利要求2所述的OTP存储电路，
其中，所述区间信号包括第一区间信号至第三区间信号，以及
其中，所述第一区间信号被配置为指示包括测试模式数据的搜索区间，所述第二区间信号被配置为指示包括与行修复有关的可用熔丝的搜索区间，所述第三区间信号被配置为指示包括与列修复有关的可用熔丝的搜索区间。


7.根据权利要求1所述的OTP存储电路，还包括：断裂电路，被配置为在封装后修复模式下将所述缺陷地址编程到所述可用熔丝组中。


8.一种一次性可编程OTP存储电路，包括：
熔丝阵列，被配置为：输出多个熔丝组中的与熔丝地址相对应的熔丝组的熔丝数据；
熔丝地址生成电路，被配置为：生成所述熔丝地址用以在所述熔丝阵列的多个区域之中的与缺陷地址相对应的特定区域之内搜索可用熔丝组；以及
数据控制电路，被配置为：基于所述熔丝数据与所述缺陷地址比较的结果来将被校正的熔丝数据输出为所述熔丝数据的初始值。


9.根据权利要求8所述的OTP存储电路，还包括：断裂电路，所述断裂电路被配置为在硬封装后修复模式HPPR下将所述缺陷地址编程到所述可用熔丝组中。


10.根据权利要求9所述的OTP存储电路，其中，所述数据控制电路被配置为在软封装后修复模式SPPR下操作。


11.根据权利要求8所述的OTP存储电路，其中，所述熔丝地址生成电路包括：
计数器，被配置为：基于时钟信号来生成计数信号；
区间信号生成电路，被配置为：基于所述计数信号和测试模式信号来生成多个区间信号；以及
地址控制电路，被配置为：基于所述测试模式信号、所述缺陷地址和所述计数信号之中的一种来生成所述熔丝地址。


12.根据权利要求11所述的OTP存储电路，其中，所述熔丝阵列被配置为在所述多个区间信号的使能区间期间基于所述熔丝地址来输出所述熔丝数据。


13.根据权利要求8所述的OTP存储电路，其中，所述熔丝地址生成电路被配置为基于使能信号、时钟信号、测试模式信号和所述缺陷地址来生成所述熔丝地址。


14.根据权利要求11所述的OTP存储电路，其中，所述计数信号具有与用于选择所述熔丝阵列的所有区域的地址...

【专利技术属性】
技术研发人员：郑喆文，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR