布线结构，封装结构及其制造方法技术

本公开涉及一种布线结构，一种封装结构和一种制造所述布线结构的方法。所述布线结构包含上部导电结构、下部导电结构、中间层和至少一个穿导孔。所述上部导电结构包含至少一个上部介电层和与所述上部介电层接触的至少一个上部电路层。所述下部导电结构包含至少一个下部介电层和与所述下部介电层接触的至少一个下部电路层。所述中间层设置在所述上部导电结构与所述下部导电结构之间，且将所述上部导电结构和所述下部导电结构接合在一起。所述穿导孔延伸穿过所述上部导电结构、所述中间层和所述下部导电结构。

【技术实现步骤摘要】
布线结构，封装结构及其制造方法
本公开涉及一种布线结构，一种封装结构和一种制造方法，且涉及一种包含通过中间层附接或接合在一起的至少两个导电结构的布线结构，以及一种制造所述布线结构的方法。
技术介绍
随着电子行业的快速发展以及半导体处理技术的进展，半导体芯片与增大数量的电子组件集成以实现改进的电性能和额外功能。因此，半导体芯片具备更多的输入/输出(input/output,I/O)连接。为了制造包含具有增大数量的I/O连接的半导体芯片的半导体封装，可用于承载半导体芯片的半导体衬底的电路层的尺寸可能对应地增加。因此，半导体衬底的厚度和翘曲可能相应地增加，并且半导体衬底的良率可能降低。
技术实现思路
在一些实施例中，一种布线结构(wiringstruture)包含：(a)上部导电结构，其包含至少一个上部介电层和与所述上部介电层接触的至少一个上部电路层；(b)下部导电结构，其包含至少一个下部介电层和与所述下部介电层接触的至少一个下部电路层；(c)中间层，其设置在所述上部导电结构与所述下部导电结构之间，且将所述上部导电结构和所述下部导电结构接合在一起；以及(d)至少一个穿导孔，其延伸穿过所述上部导电结构、所述中间层和所述下部导电结构。在一些实施例中，一种布线结构包含：(a)低密度堆叠结构，其包含至少一个介电层和与所述介电层接触的至少一个低密度电路层；(b)高密度堆叠结构，其设置在所述低密度堆叠结构上，其中所述高密度堆叠结构包含至少一个介电层和与所述高密度堆叠结构的所述介电层接触的至少一个高密度电路层；以及(c)至少一个穿导孔，其延伸穿过所述低密度堆叠结构和所述高密度堆叠结构。在一些实施例中，一种用于制造布线结构的方法包含：(a)提供下部导电结构，其包含至少一个介电层和与所述介电层接触的至少一个电路层；(b)提供上部导电结构，其包含至少一个介电层和与所述上部导电结构的所述介电层接触的至少一个电路层；(c)将所述上部导电结构附接到所述下部导电结构；以及(d)形成至少一个穿导孔，其延伸穿过所述上部导电结构和所述下部导电结构。附图说明当结合附图阅读时，可从以下具体实施方式容易地理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。图1显示根据本公开的一些实施例的布线结构的剖视图。图2显示根据本公开的一些实施例的布线结构的剖视图。图2A显示根据本公开的一些实施例的上部导电结构的基准标记的实例的俯视图。图2B显示根据本公开的一些实施例的下部导电结构的基准标记的实例的俯视图。图2C显示图2A的上部导电结构的基准标记和图2B的下部导电结构的基准标记的组合图像的俯视图。图2D显示根据本公开的一些实施例的上部导电结构的基准标记的实例的俯视图。图2E显示根据本公开的一些实施例的下部导电结构的基准标记的实例的俯视图。图2F显示图2D的上部导电结构的基准标记和图2E的下部导电结构的基准标记的组合图像的俯视图。图2G显示根据本公开的一些实施例的上部导电结构的基准标记的实例的俯视图。图2H显示根据本公开的一些实施例的下部导电结构的基准标记的实例的俯视图。图2I显示图2G的上部导电结构的基准标记和图2H的下部导电结构的基准标记的组合图像的俯视图。图3显示根据本公开的一些实施例的布线结构的剖视图。图4显示封装结构与衬底的接合的剖视图。图5显示根据本公开的一些实施例的布线结构的剖视图。图6显示封装结构与衬底的接合的剖视图。图7显示根据本公开的一些实施例的封装结构的剖视图。图8显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图9显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图10显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图11显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图12显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图13显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图14显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图15显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图16显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图17显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图18显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图19显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图20显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图21显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图22显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图23显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图24显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图25显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图26显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图27显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图28显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图29显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图30显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图31显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图32显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图33显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图34显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图35显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图36显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图37显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图38显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图39显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个阶段。图40显示根据本公开的一些实施例的用于制造布线结构的方法的实例的一或多个本文档来自技高网...

【技术保护点】
1.一种布线结构，其包括：/n上部导电结构，其包含至少一个上部介电层和与所述上部介电层接触的至少一个上部电路层；/n下部导电结构，其包含至少一个下部介电层和与所述下部介电层接触的至少一个下部电路层；/n中间层，其设置在所述上部导电结构与所述下部导电结构之间，且将所述上部导电结构和所述下部导电结构接合在一起；以及/n至少一个穿导孔，其延伸穿过所述上部导电结构、所述中间层和所述下部导电结构。/n

【技术特征摘要】
20190228 US 16/289,0671.一种布线结构，其包括：
上部导电结构，其包含至少一个上部介电层和与所述上部介电层接触的至少一个上部电路层；
下部导电结构，其包含至少一个下部介电层和与所述下部介电层接触的至少一个下部电路层；
中间层，其设置在所述上部导电结构与所述下部导电结构之间，且将所述上部导电结构和所述下部导电结构接合在一起；以及
至少一个穿导孔，其延伸穿过所述上部导电结构、所述中间层和所述下部导电结构。


2.根据权利要求1所述的布线结构，其中所述上部导电结构包含包含所述上部介电层的多个上部介电层、包含所述上部电路层的多个上部电路层，和设置在所述上部电路层中的两个邻近者之间以电连接所述上部电路层中的所述两个邻近者的至少一个内部导孔，所述内部导孔向上逐渐变窄，且所述穿导孔具有一致的宽度。


3.根据权利要求1所述的布线结构，其中所述上部导电结构的所述上部介电层的材料和所述中间层的材料是透明的。


4.根据权利要求1所述的布线结构，其中所述下部导电结构包含包含所述下部介电层的多个堆叠的下部介电层，每一个所述下部介电层界定具有内表面的通孔，所述中间层界定具有内表面的通孔，所述上部导电结构包含包含所述上部介电层的多个堆叠的上部介电层，每一个所述上部介电层界定具有内表面的通孔，且所述中间层的所述通孔的所述内表面、所述下部介电层的所述通孔的所述内表面和所述上部介电层的所述通孔的所述内表面彼此共平面。


5.根据权利要求1所述的布线结构，其中所述下部导电结构包含包含所述下部介电层的多个堆叠的下部介电层，每一个所述下部介电层界定通孔，所述中间层界定通孔，所述上部导电结构包含包含所述上部介电层的多个堆叠的上部介电层，每一个所述上部介电层界定通孔，且所述中间层的所述通孔、所述下部介电层的所述通孔和所述上部介电层的所述通孔共同界定用于容纳所述穿导孔的单个通孔。


6.根据权利要求1所述的布线结构，其中所述下部介电层界定具有第一尺寸的第一通孔，所述中间层界定具有第二尺寸的第二通孔，所述上部介电层界定具有第三尺寸的第三通孔，所述穿导孔延伸穿过所述第一通孔、所述第二通孔和所述第三通孔，且所述第一尺寸、所述第二尺寸和所述第三尺寸实质上彼此相等。


7.根据权利要求1所述的布线结构，其中所述穿导孔是整体结构。


8.根据权利要求1所述的布线结构，其中所述穿导孔包含导电层和绝缘材料，所述导电层界定中心孔，且所述绝缘材料填充所述导电层的所述中心孔。


9.根据权利要求1所述的布线结构，其中所述穿导孔的周围表面是连续表面。


10.根据权利要求1所述的布线结构，其中所述中间层具有顶面和底面，且所述中间层的整个所述顶面和整个所述底面是实质上平坦的。


11.根据权利要求1所述的布线结构，其中所述上部导电结构包含包含所述上部介电层的多个上部介电层，所述上部导电结构的所述上部介电层中的两个邻近者之间的接合力大于所述上部导电结构的所述上部介电层中的最底部上部介电层与所述中间层之间的接合力。


12.根据权利要求1所述的布线结构，其中所述上部导电结构包含包含所述上部介电层的多个上部介电层，所述上部导电结构的所述上部介电层中的两个邻近者之间的边界的表面粗糙度大于所述上部导电结构的所述上部介电层中的最底部上部介电层与所述中间层之间的边界的表面粗糙度。


13.根据权利要求1所述的布线结构，其中所述下部导电结构的所述下部电路层的线距大于所述上部导电结构的所述上部电路层的线距。


14.一种封装结构，其包括：
根据权利要求1所述的布线结构；
半导体芯片，其电连接到所述上部导电结构；以及
散热片，其覆盖所述半导体芯片，其中所述散热片热连接到所述穿导孔。


15.一种布线结构，其包括：...

【专利技术属性】
技术研发人员：黄文宏，施孟铠，赖威宏，孙玮筑，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71