三维存储器的制作方法技术

本发明专利技术提供了一种三维存储器的制作方法。该方法在形成牺牲层的工艺中，顶层牺牲层对底层牺牲层具有第一刻蚀选择比A，顶层牺牲层对中间牺牲层具有第二刻蚀选择比B，其中，A≤B≤1，且A≠1，从而通过在牺牲层的沉积阶段通过改变材料组分，在湿法刻蚀去除上述牺牲层的工艺中改变了牺牲层的刻蚀速率，使位于下层的牺牲层相比于上层的牺牲层的刻蚀速率更大，上述刻蚀速率的差异能够平衡工艺中刻蚀负载效应而导致的下层牺牲层与上层牺牲层的刻蚀速率的差异，降低了与上层牺牲层接触的部分电荷阻挡层受到的损伤，有效解决了电荷阻挡层在上下位置损伤不均的问题，提高了电荷阻挡层在上下位置的台阶覆盖能力。

【技术实现步骤摘要】
三维存储器的制作方法
本专利技术涉及半导体
，具体而言，涉及一种三维存储器的制作方法。
技术介绍
现有技术中，闪存(FlashMemory)存储器的主要功能是在不加电的情况下能长期保持存储的信息，具有集成度高、存取速度快、易于擦除和重写等优点，因而在电子产品中得到了广泛的应用。为了进一步提高闪存存储器的位密度(BitDensity)，同时减少位成本(BitCost)，进一步提出了三维NAND闪存存储器。存储结构是三维存储器的关键结构，常用的存储结构包括电荷阻挡层、电荷俘获层、隧穿层和沟道层，起到控制存储器电荷存储的功能。目前，三维NAND闪存存储器中存储结构的制作工艺通常是在堆叠结构中形成沟道通孔，然后沿沟道通孔的侧壁顺序沉积形成。上述存储结构中的电荷阻挡层一般是高禁带宽度的二氧化硅，主要起到栅极侧电荷阻挡作用，具体具有以下作用：1.防止在编程或擦除操作中存储结构和栅极发生电荷隧穿，造成编程失败或擦除失败；2.防止在静态时电子在存储结构中由于热运动或辐射，隧穿通过电荷阻挡层进入栅极层，造成阈值电压漂本文档来自技高网...

【技术保护点】
1.一种三维存储器的制作方法，其特征在于，包括以下步骤：/nS1，在衬底上形成堆叠结构，所述堆叠结构包括沿远离所述衬底的方向交替层叠的牺牲层和隔离层，所述牺牲层包括顶层牺牲层、底层牺牲层和位于所述顶层牺牲层和所述底层牺牲层之间的中间牺牲层，所述顶层牺牲层对所述底层牺牲层具有第一刻蚀选择比A，所述顶层牺牲层对所述中间牺牲层具有第二刻蚀选择比B，其中，A≤B≤1，且A≠1；/nS2，在所述堆叠结构中形成贯穿至所述衬底的沟道通孔，并在所述沟道通孔的侧壁上形成存储结构，所述存储结构中具有覆盖于所述侧壁的电荷阻挡层；/nS3，在所述堆叠结构中形成贯穿至所述衬底的共源极沟槽，对所述牺牲层进行湿法刻蚀，以去...

【技术特征摘要】
1.一种三维存储器的制作方法，其特征在于，包括以下步骤：
S1，在衬底上形成堆叠结构，所述堆叠结构包括沿远离所述衬底的方向交替层叠的牺牲层和隔离层，所述牺牲层包括顶层牺牲层、底层牺牲层和位于所述顶层牺牲层和所述底层牺牲层之间的中间牺牲层，所述顶层牺牲层对所述底层牺牲层具有第一刻蚀选择比A，所述顶层牺牲层对所述中间牺牲层具有第二刻蚀选择比B，其中，A≤B≤1，且A≠1；
S2，在所述堆叠结构中形成贯穿至所述衬底的沟道通孔，并在所述沟道通孔的侧壁上形成存储结构，所述存储结构中具有覆盖于所述侧壁的电荷阻挡层；
S3，在所述堆叠结构中形成贯穿至所述衬底的共源极沟槽，对所述牺牲层进行湿法刻蚀，以去除各所述牺牲层；
S4，在对应所述牺牲层的位置形成控制栅结构，以使所述控制栅结构与所述电荷阻挡层接触，并在所述共源极沟槽中形成导电通道。


2.根据权利要求1所述的制作方法，其特征在于，所述中间牺牲层为多层，按照各所述中间牺牲层自上而下的顺序，所述顶层牺牲层对各所述中间牺牲层的所述第二刻蚀选择比B依次减小。


3.根据权利要求1所述的制作方法，其特征在于，所述中间牺牲层为多层，且多层所述中间牺牲层包括至少一层上层中间牺牲层和至少一层下层中间牺牲层，所述顶层牺牲层对各所述上层中间牺牲层的刻蚀选择比等于1，所述顶层牺牲层对各所述下层中间牺牲层的刻蚀选择比小于1。


4.根据权利要求2所述的...

【专利技术属性】
技术研发人员：王启光，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42