一体结构的制作方法、半导体器件的制作工艺和一体结构技术

本申请提供了一种一体结构的制作方法、半导体器件的制作工艺、一体结构和半导体器件。该方法包括：提供预备基底；采用金属辅助化学刻蚀工艺对预备基底进行刻蚀，形成一体结构，一体结构包括基底和位于基底上的多个间隔的条状部。该方法形成的条状部的高度均一性较好，从而保证了这些器件的性能较好。例如，该方法可以应用在3D NAND中，基底为衬底，条状部为现有技术中形成的硅外延层，即控制栅，该控制栅相比于现有技术中采用选择性外延技术形成的控制栅，其高度的均一性更好，并且，该方法相对选择性外延技术来说，其使得器件产生的应力变化相对较小，进一步保证了器件的性能较好。

【技术实现步骤摘要】
一体结构的制作方法、半导体器件的制作工艺和一体结构
本申请涉半导体领域，具体而言，涉及一种一体结构的制作方法、半导体器件的制作工艺、一体结构和半导体器件。
技术介绍
近年来，闪存(FlashMemory)存储器的发展尤为迅速，闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，其具有集成度高、存取速度快、易擦除以及重写等优点，因此，在微机以及自动化控制等多项领域得到了广泛的应用。现有技术中，3DNAND工艺中，通常先在衬底上沉积叠层结构，然后再刻蚀形成沟道，并在沟道中通过SEG形成硅外延层，即选择控制栅，这种方法形成的多个选择控制栅的高度的均一性较差，导致后续的工艺难度增加，很容易产生缺陷。在
技术介绍
部分中公开的以上信息只是用来加强对本文所描述技术的
技术介绍
的理解，因此，
技术介绍
中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
技术实现思路
本申请的主要目的在于提供一种一体结构的制作方法、半导体器件的制作工艺、一体结构和半导体器件，以解决现有技术中的采用SEG工本文档来自技高网...

【技术保护点】
1.一种一体结构的制作方法，其特征在于，包括：/n提供预备基底；/n采用金属辅助化学刻蚀工艺对所述预备基底进行刻蚀，形成一体结构，所述一体结构包括基底和位于所述基底上的多个间隔的条状部。/n

【技术特征摘要】
1.一种一体结构的制作方法，其特征在于，包括：
提供预备基底；
采用金属辅助化学刻蚀工艺对所述预备基底进行刻蚀，形成一体结构，所述一体结构包括基底和位于所述基底上的多个间隔的条状部。


2.根据权利要求1所述的制作方法，其特征在于，采用金属辅助化学刻蚀工艺对所述预备基底进行刻蚀，形成一体结构，包括：
在所述预备基底上形成金属层；
对所述金属层进行刻蚀，形成多个间隔设置的金属部；
去除各所述金属部下方的部分所述预备基底，形成基底以及位于所述基底表面上的所述条状部；
去除位于所述基底上且所述条状部两侧的所述金属部，形成所述一体结构。


3.根据权利要求2所述的制作方法，其特征在于，所述金属层的材料包括金和/或铂。


4.根据权利要求2所述的制作方法，其特征在于，去除各所述金属部下方的部分所述预备基底，形成基底以及位于所述基底表面上的所述条状部，包括：
采用氢氟酸以及双氧水的混合溶液去除所述金属部下方的部分所述预备基底。


5.根据权利要求1至4中任一项所述的制作方法，其特征在于，所述预备基底为硅预备基底。


6.一种半导体器件的制作工艺，其特征在于，所述半导体器件的制作工艺包括：
采用权利要求1至5中任一项所述的制作方法形成一体结构。


7.根据权利要求6所述的制作工艺，其特征在于，在形成所述一体结构之后，所述制作工艺还包括：
在所述一体结构的裸露表面上形成绝缘隔离层；
在所述绝缘隔离层的表面上形成预备堆叠结构，所述预备堆叠结构包括交替设置的牺牲层和绝缘介质层；
刻蚀去除部分所述预备堆叠结构，形成使得所述条状部露出的沟道孔；
在所述沟道孔中形成多个结构层；
去除各所述牺牲层；
在相邻的两个所述绝缘介质层之间形成金属栅极结构。


8.根据权利要求7所述的制作工艺，其特征在于，所述预备堆叠结构包括多个叠置的子结构，各所述子结构包括一个所述牺牲层和一个所述绝缘介质层，
在所述绝缘隔离层的表面上形成预备堆叠结构，所述预备堆叠结构包括交替设置的牺牲层和绝缘介质层，包括：
在所述绝缘隔离层的表面上形成第一个所述子结构，第一个所述子结构包括沿远离所述基底方向依次叠置的第一牺牲层和第一绝缘介质层，其中，所述第一牺牲层位于所述绝缘隔离层和所述第一绝缘介质层之间，所述第一绝缘介质层的远离所述第一牺牲层的表面与所述基底的下表面的距离为H1，所述条状部的远离所述基底的表面与所述基底的下表面的距离为H2，H1≥H2；
在第一个所述子结构上形成多个其他的所述子结构，从而形成所述...

【专利技术属性】
技术研发人员：韩凯，张璐，吴智鹏，杨川，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42