三维存储器件及其制造方法技术

提供了一种三维(3D)存储器件及其制造方法。该方法包括如下步骤。在衬底上形成交替电介质叠层。形成在垂直方向上穿过交替电介质叠层的垂直结构。去除所述交替电介质叠层的底部电介质层。在去除所述底部电介质层之后，在所述衬底和所述交替电介质叠层之间形成外延层。在外延层上形成绝缘层。绝缘层位于外延层和交替电介质叠层之间。可以避免形成垂直结构的步骤对外延层的影响，并且因此可以避免外延层和底部电介质层之间界面处的缺陷。

【技术实现步骤摘要】
三维存储器件及其制造方法本申请是申请日为2019年1月8日、申请号为201980000186.1、名称为“三维存储器件及其制造方法”的申请的分案申请。
本公开涉及一种存储器件及其制造方法，更具体而言，涉及一种三维(3D)存储器件及其制造方法。
技术介绍
通过改善工艺技术、电路设计、编程算法和制造工艺，平面存储单元被缩放到更小尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性并且成本高昂。结果，平面存储单元的存储密度接近上限。三维(3D)存储架构能够解决平面存储单元中的密度限制。3D存储架构包括存储阵列和用于控制发往和发自存储阵列的信号的外围器件。在常规3D存储架构中，在穿过半导体衬底上的多个层叠结构的沟道孔中形成存储串。在每个沟道孔的底部形成外延结构，用于电连接存储串的沟道层和半导体衬底。不过，用于形成沟道孔的蚀刻工艺可能对半导体衬底造成损伤，并影响在沟道孔底部形成的外延结构的质量。尤其是在沟道孔密度增大时，难以控制外延结构的质量。此外，必须要通过蚀刻工艺去除外延结构上形成的ONO结构的一部分，用于暴露本文档来自技高网...

【技术保护点】
1.一种三维存储器件的制造方法，包括：/n在衬底上形成第一交替电介质叠层；/n在所述第一交替电介质叠层上形成第二交替电介质叠层；/n形成在垂直于所述衬底的表面的垂直方向上穿过所述第一交替电介质叠层和所述第二交替电介质叠层的垂直结构；/n去除所述第一交替电介质叠层的底部电介质层；/n在去除所述底部电介质层之后在所述衬底和所述第一交替电介质叠层之间形成外延层；以及/n在所述外延层上形成绝缘层，其中所述绝缘层位于所述外延层和所述第一交替电介质叠层之间。/n

【技术特征摘要】
1.一种三维存储器件的制造方法，包括：
在衬底上形成第一交替电介质叠层；
在所述第一交替电介质叠层上形成第二交替电介质叠层；
形成在垂直于所述衬底的表面的垂直方向上穿过所述第一交替电介质叠层和所述第二交替电介质叠层的垂直结构；
去除所述第一交替电介质叠层的底部电介质层；
在去除所述底部电介质层之后在所述衬底和所述第一交替电介质叠层之间形成外延层；以及
在所述外延层上形成绝缘层，其中所述绝缘层位于所述外延层和所述第一交替电介质叠层之间。


2.根据权利要求1所述的三维存储器件的制造方法，其中在形成所述绝缘层之前由间隙将所述外延层与所述第一交替电介质叠层分隔开。


3.根据权利要求1所述的三维存储器件的制造方法，其中通过对所述外延层执行氧化工艺而形成所述绝缘层。


4.根据权利要求1所述的三维存储器件的制造方法，其中所述外延层包括在与所述垂直方向正交的水平方向上位于所述绝缘层和所述垂直结构之间的突出部分。


5.根据权利要求1所述三维存储器件的制造方法，其中所述外延层的顶表面在所述垂直方向上比所述绝缘层的底表面更高。


6.根据权利要求1所述的三维存储器件的制造方法，还包括：
在形成所述第一交替电介质叠层之前在所述衬底中形成掺杂区，其中通过选择性外延生长(SEG)工艺在所述掺杂区上形成所述外延层。


7.根据权利要求1所述的三维存储器件的制造方法，其中所述垂直结构的一部分位于所述第一交替电介质叠层下方，所述垂直结构包括半导体层和围绕所述半导体层的存储层，并且所述制造方法还包括：
在形成所述外延层之前，去除所述存储层的一部分，以用于暴露所述半导体层的在所述第一交替电介质叠层下方的一部分，其中所述外延层与所述半导体层的所暴露的部分连接。


8.根据权利要求1所述的三维存储器件的制造方法，还包括：
在形成所述第一交替电介质叠层之前在所述衬底上形成虚设层，其中所述虚设层在所述垂直方向上位于所述衬底和所述第一交替电介质叠层之间；以及
在形成所述外延层之前去除所述虚设层。


9.根据权利要求8所述的三维存储器件的制造方法，还包括：
在去除所述虚设层之前并且在形成所述垂直结构之后，形成穿过所述第一交替电介质叠层和所述第二交替电介质叠层并且暴露所述虚设层的一部分的缝隙。


...

【专利技术属性】
技术研发人员：姚兰，薛磊，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42