3D NAND存储器件及其形成方法技术

提供了一种半导体器件。该半导体器件包括衬底、在衬底上方交替堆叠的字线层和绝缘层的堆叠；以及形成于堆叠的第一阵列区和第二阵列区中的沟道结构。置于堆叠的相对侧的第一阵列区和第二阵列区。第一阶梯形成于衬底上方的堆叠的连接区中。连接区布置于第一和第二阵列区之间，并且第一阶梯具有非四边形踏面。第二阶梯形成于衬底上方的堆叠的连接区中，并且第二阶梯具有非四边形踏面。堆叠中的连接区包括第一和第二阶梯之间的分隔区。

【技术实现步骤摘要】
【国外来华专利技术】3DNAND存储器件及其形成方法
技术介绍
闪存存储器件近来得到了迅速发展。闪存存储器件能够长时间保持存储的数据而无需施加电压。另外，闪存存储器件的读速率可以较高，并且容易擦除所存储的数据并向闪存存储器件中重新写入数据。因此，闪存存储器件已经广泛用于微型计算机、自动控制系统等中。为了提高闪存存储器件的位密度并降低位成本，正在开发三维(3D)NAND(与非)闪存存储器件。
技术实现思路
根据本公开内容的方面，提供了一种半导体器件。所述半导体器件可以包括衬底、在衬底上方交替堆叠的字线层和绝缘层的堆叠，以及形成于堆叠的第一阵列区和第二阵列区中的沟道结构。第一阵列区和第二阵列区置于堆叠的相对侧处。第一阶梯形成于衬底上方的堆叠的连接区中。连接区布置于第一阵列区和第二阵列区之间。第一阶梯具有非四边形踏面。第二阶梯形成于衬底上方的堆叠的连接区中，并且第二阶梯具有非四边形踏面。堆叠中的连接区包括第一阶梯和第二阶梯之间的分隔区。在一些实施例中，非四边形踏面为三角形。在一些实施例中，第一阶梯可以具有拥有第一下降方向的第一组梯级(或第一梯级)，以及具有拥有第二下降方向的第二组梯级(或第二梯级)。第一下降方向与第二下降方向相反，并且第一组梯级和第二组梯级在第一共享梯级处汇合。另外，第二阶梯可以具有拥有第一下降方向的第三组梯级(也称为第三梯级)，以及具有拥有第二下降方向的第四组梯级(也称为第四梯级)，使得第三组梯级和第四组梯级在第二共享梯级处汇合。在一些实施例中，第一阶梯中的第一组梯级和第二组梯级可以具有第三下降方向。第二阶梯中的第三组梯级和第四组梯级可以具有与第三下降方向相反的第四下降方向。在一些实施例中，第一阶梯中的每个梯级都可以具有与在分隔区相对侧上的第二阶梯中的梯级高度相比较小的高度。第二阶梯中的最顶部梯级和分隔区可以具有相同高度。在一些实施例中，所述半导体器件还可以包括形成于第一阶梯上并且连接到第一阶梯中的字线层的第一接触结构。所述半导体器件可以具有形成于第二阶梯上并且连接到第二阶梯中的字线层的第二接触结构。根据本公开内容的另一方面，提供了一种用于制造半导体器件的方法。在半导体器件的衬底上方形成牺牲字线层和绝缘层的初始堆叠。牺牲字线层和绝缘层交替设置于衬底上方。在初始堆叠的连接区的第一阶梯区中形成第一阶梯，其中第一阶梯具有非四边形踏面。在初始堆叠的连接区的第二阶梯区中形成第二阶梯，其中第二阶梯具有非四边形踏面。初始堆叠的连接区包括第一阶梯和第二阶梯之间的分隔区，以及连接区置于在初始堆叠的相对侧处的初始堆叠的阵列区之间。在一些实施例中，为了形成第一阶梯，可以去除在连接区的第一阶梯区中的牺牲字线层和绝缘层中的一者或多者。另外，可以对第一阶梯区中的牺牲字线层和绝缘层中的至少一者进行塑形以形成具有拥有第一边缘轮廓的踏面和第一下降方向的第一梯级。第一梯级将第一阶梯区划分成第一区段和第二区段。接下来可以对第一阶梯区中的牺牲字线层和绝缘层中的至少一者进行塑形以形成具有第二下降方向的梯级。可以对第一阶梯区中的牺牲字线层和绝缘层顺序地执行第一图案化工艺以在第一阶梯区中形成第一阶梯。在一些实施例中，为了形成第二阶梯，可以对在连接区的第二阶梯区中的牺牲字线层和绝缘层中的至少一者进行塑形以形成第二梯级。第二梯级具有拥有第一边缘轮廓的踏面和第一下降方向。第二梯级将第二阶梯区划分成第三区段和第四区段。可以对第二阶梯区中牺牲字线层和绝缘层中的至少一者进行塑形以形成具有与第二下降方向相反的第三下降方向的梯级。接下来，可以对第二阶梯区中的牺牲字线层和绝缘层顺序地执行第二图案化工艺以在第二阶梯区中形成第二阶梯。在一些实施例中，执行第一图案化工艺包括在第一阶梯区中的牺牲字线层和绝缘层上重复执行第一图案化工艺，以在第一区段中形成具有第一边缘轮廓并且具有第四下降方向的梯级，以及在第二区段中形成具有第一边缘轮廓并且具有第一下降方向的梯级。第四下降方向与第一下降方向相反。另外，执行第一图案化工艺包括在第一阶梯区中的牺牲字线层和绝缘层上重复执行第一图案化工艺，以在第一区段中形成具有第二边缘轮廓并且具有第四下降方向的梯级，以及在第二区段中形成具有第二边缘轮廓并且具有第一下降方向的梯级，其中第一边缘轮廓和第二边缘轮廓是对称的。在一些实施例中，执行第二图案化工艺包括在第二阶梯区中的牺牲字线层和绝缘层上重复执行第二图案化工艺，以在第三区段中形成具有第一边缘轮廓并且具有第四下降方向的梯级，以及在第四区段中形成具有第一边缘轮廓并且具有第一下降方向的梯级。另外，执行第二图案化工艺包括在第二阶梯区中的牺牲字线层和绝缘层上重复执行第二图案化工艺，以在第三区段中形成具有第二边缘轮廓并且具有第四下降方向的梯级，以及在第四区段中形成具有第二边缘轮廓并且具有第一下降方向的梯级。在一些实施例中，第一边缘轮廓和第二边缘轮廓沿平行于第二下降方向或第三下降方向的方向是对称的。在一些实施例中，第一图案化工艺和第二图案化工艺包括修剪-蚀刻工艺或光刻-蚀刻(也称为光-蚀刻)工艺中的至少一种。在一些实施例中，第一边缘轮廓是之字形边缘轮廓或倾斜边缘轮廓。第一阶梯可以包括第一梯级和第二梯级。第一梯级具有非四边形踏面并且在第一区段中在第四下降方向上延伸。第二梯级具有非四边形踏面并且在第二区段中在第一下降方向上延伸。第一梯级和第二梯级可以在第一共享梯级处汇合，以及第四下降方向与第一下降方向相反。第二阶梯可以具有第三梯级和第四梯级。第三梯级可以具有非四边形踏面并且在第三区段中在第四下降方向上延伸，第四梯级可以具有非四边形踏面并且在第四区段中在第一下降方向上延伸。第三梯级和第四梯级可以在第二共享梯级处汇合。在一些实施例中，第一梯级和第二梯级还可以具有第二下降方向。第三梯级和第四梯级还可以具有第三下降方向。第二下降方向与第三下降方向相反。在一些实施例中，第一阶梯中的每个梯级都可以具有与在分隔区相对侧上的第二阶梯中的梯级高度相比较小的高度。在公开的方法中，接下来可以在初始堆叠的阵列区中形成沟道结构，其中沟道结构从衬底延伸并且延伸穿过初始堆叠的阵列区中的牺牲字线层和绝缘层。然后可以利用由导电材料制成的字线层替代牺牲字线层。另外，可以形成第一阶梯上的第一接触结构和第二阶梯上的第二接触结构。第一接触结构连接到第一阶梯中的字线层，以及第二接触结构连接到第二阶梯中的字线层。附图说明在结合附图阅读时，从以下具体实施方式可以最好地理解本公开内容的各方面。要指出的是，根据业内标准实践，各种特征不是按比例绘制的。实际上，为了论述清晰，可以增大或减小各种特征的尺寸。图1是3DNAND器件的三维视图。图2是图1中所示3DNAND器件的俯视图。图3是根据本公开内容的示例性实施例的示例性3DNAND器件的俯视图。图4是根据本公开内容的示例性实施例的示例性3DNAND器件中连接区的三维视图。图5是根据本公开内容的示例性实施例的示例性3DNAND器件中连接区的示意俯视图。图6、图7、图8A、图8B、图9A、图9本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n衬底；/n在所述衬底上方交替堆叠的字线层和绝缘层的堆叠；以及/n形成于所述堆叠的第一阵列区和第二阵列区中的沟道结构，所述第一阵列区和所述第二阵列区置于所述堆叠的两个相对侧处，其中/n第一阶梯形成于所述堆叠的连接区中，所述连接区布置于所述第一阵列区与所述第二阵列区之间，所述第一阶梯具有非四边形踏面，/n第二阶梯形成于所述堆叠的所述连接区中，所述第二阶梯具有非四边形踏面，并且/n所述堆叠中的所述连接区包括置于所述第一阶梯与所述第二阶梯之间的分隔区。/n

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，包括：
衬底；
在所述衬底上方交替堆叠的字线层和绝缘层的堆叠；以及
形成于所述堆叠的第一阵列区和第二阵列区中的沟道结构，所述第一阵列区和所述第二阵列区置于所述堆叠的两个相对侧处，其中
第一阶梯形成于所述堆叠的连接区中，所述连接区布置于所述第一阵列区与所述第二阵列区之间，所述第一阶梯具有非四边形踏面，
第二阶梯形成于所述堆叠的所述连接区中，所述第二阶梯具有非四边形踏面，并且
所述堆叠中的所述连接区包括置于所述第一阶梯与所述第二阶梯之间的分隔区。


2.根据权利要求1所述的半导体器件，其中，所述非四边形踏面是三角形。


3.根据权利要求1所述的半导体器件，其中
所述第一阶梯包括具有第一下降方向(X方向)的第一梯级，以及具有第二下降方向(-X方向)的第二梯级，所述第一下降方向与所述第二下降方向相反，并且
所述第一梯级和所述第二梯级在第一共享梯级处汇合。


4.根据权利要求3所述的半导体器件，其中，所述第一梯级和所述第二梯级还具有第三下降方向(Y方向)。


5.根据权利要求4所述的半导体器件，其中
所述第二阶梯包括具有所述第一下降方向的第三梯级，以及具有所述第二下降方向的第四梯级，并且
所述第三梯级和所述第四梯级在第二共享梯级处汇合。


6.根据权利要求5所述的半导体器件，其中，所述第三梯级和所述第四梯级还具有与所述第三下降方向相反的第四下降方向(-Y方向)。


7.根据权利要求1所述的半导体器件，其中，所述第一阶梯中的每个梯级具有与在所述分隔区的相对侧上的所述第二阶梯中的梯级的高度相比较小的高度。


8.根据权利要求1所述的半导体器件，其中，所述第二阶梯中的最顶部梯级和所述分隔区处于相同高度。


9.根据权利要求1所述的半导体器件，还包括：
在所述第一阶梯上形成的并且连接到所述第一阶梯中的所述字线层的第一接触结构；以及
在所述第二阶梯上形成的并且连接到所述第二阶梯中的所述字线层的第二接触结构。


10.一种用于制造半导体器件的方法，包括：
形成在所述半导体器件的衬底上方交替布置的牺牲字线层和绝缘层的初始堆叠；
在所述初始堆叠的连接区的第一阶梯区中形成第一阶梯，所述第一阶梯具有非四边形踏面；以及
在所述初始堆叠的所述连接区的第二阶梯区中形成第二阶梯，所述第二阶梯具有非四边形踏面，其中
所述初始堆叠的所述连接区包括在所述第一阶梯与所述第二阶梯之间的分隔区，并且
所述连接区置于在所述初始堆叠的相对侧处的两个阵列区之间。


11.根据权利要求10所述的方法，其中，所述在所述连接区的所述第一阶梯区中形成所述第一阶梯包括：
去除在所述连接区的所述第一阶梯区中的所述牺牲字线层和所述绝缘层中的一者或多者；
对所述第一阶梯区中的所述牺牲字线层和所述绝缘层中的至少一者进行塑形以形成第一梯级，所述第一梯级具有拥有第一边缘轮廓的踏面和第一下降方向(-X方向)，所述第一梯级将所述第一阶梯区划分成第一区段和第二区段；
对所述第一阶梯区中的所述牺牲字线层和所述绝缘层中的至少一者进行塑形以形成具有第二下降方向(Y方向)的梯级；以及
对所述第一阶梯区中的所述牺牲字线层和所述绝缘层重复执行第一图案化工艺以形成所述第一阶梯。


12.根据权利要求11所述的方法，其中，所述在所述连接区的所述第二阶梯区中形成所述第二阶梯包括：
对在所述连接区的所述第二阶梯区中的所述牺牲字线层和所述绝缘层中的至少一者进行塑形以形成第二梯级，所述第二梯级具有拥有所述第一边缘轮廓的踏面和所述第一下降方向，所述第二梯级将所述第二阶梯区划分成第三区段和第四区段；
对在所述第二阶梯区中的所述牺牲字线层和所述绝缘层中的至少一者进行塑形以形成具有第三下降方向(-Y方向)的一个或多个梯级，所述第三下降方向与所述第二下降方向相反；以及
对在所述第二阶梯区中的所述牺牲字线层和所述绝缘层重复执行第二图案化工艺以在所述第二阶梯区中形成所述第二阶梯。


13.根据权利要求12所述的方法，其中，所述执行所述第一图案化工艺包括：...

【专利技术属性】
技术研发人员：孙中旺，苏睿，周文犀，夏志良，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42