一种3D NAND存储器及其制造方法技术

本发明专利技术提供一种3D NAND存储器及其制造方法，本发明专利技术在形成栅线缝隙之前首先在要形成共源极接触部的位置处形成第一部选择栅切线，该第一顶部选择栅切线的宽度大于栅线缝隙的宽度，使得形成的共源极接触的周围，由形成顶部选择栅切线的绝缘材料替换堆叠层由此增大了形成共源极的接触部的形成窗口，即使接触部与共源极接触稍有偏差，接触部也不会与桥接共源极接触两侧的栅极层，由此降低了器件的漏电风险，提高了器件的良率。同时，由于增大了接触部的形成窗口，因此一定程度上降低了接触部的制作难度。还可以利用同一掩膜形成第一顶部选择栅切线及第二顶部选择栅切线，节省了掩膜的制备并且节省了刻蚀步骤，因此降低了存储器的制造成本。

【技术实现步骤摘要】
一种3DNAND存储器及其制造方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种3DNAND存储器及其制造方法。
技术介绍
随着集成电路中器件的特征尺寸的不断缩小，堆叠多个平面的存储单元以实现更大存储容量并实现每比特更低成本的3D存储器技术越来越受到青睐。在3DNAND工艺中，通常通过形成栅线缝隙，形成堆叠栅极层，为了控制有效的栅极区域面积，需要对栅线缝隙的尺寸进行限制，由此使得栅线缝隙的尺寸非常有限，在后续通过栅线缝隙形成共源极并进一步形成共源极的接触部的时候，接触部与共源极的位置稍有偏差，便会导致接触部桥接共源极两侧的栅极层，产生漏电等危害，严重影响器件的使用。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种3DNAND存储器及其制造方法，本专利技术在共源极的共源极接触的两侧或者周围形成顶部选择栅切线，该顶部选择栅切线将共源极接触两侧的栅极堆叠层替换为绝缘层，增加了共源极的接触部的形成窗口，即使接触部与共源极接触有偏差，也不会桥接到两侧的栅极层，降低了漏电的风险，提高了器件的良率。为实现上述目的及其它相关目的，本专利技术提供了一种3DNAND存储器的制造方法：该制造方法包括以下步骤：提供衬底，在相互正交的第一方向和第二方向上，所述衬底具有衬底表面，沿与所述衬底表面垂直的第三方向在所述衬底表面上形成由绝缘层和牺牲层交替层叠的堆叠结构；在所述堆叠结构的中形成多个第一顶部选择栅切线；在所述堆叠结构中形成沿所述第一方向延伸的栅线缝隙，所述栅线缝隙穿过所述第一顶部选择栅切线，并且在所述第一顶部选择栅切线处，所述第一顶部选择栅切线形成所述栅线缝隙的侧壁；在所述栅线缝隙中形成共源极，在所述第一顶部选择栅切线处，所述第一顶部选择栅切线覆盖所述共源极的侧壁；形成与所述共源极电性导通的接触部，所述接触部位于侧壁由所述第一顶部选择栅切线覆盖的所述共源极上方。可选地，提供衬底，在相互正交的第一方向和第二方向上，所述衬底具有衬底表面，沿与所述衬底表面垂直的第三方向在所述衬底表面上形成由绝缘层和牺牲层交替层叠的堆叠结构还包括以下步骤：在所述衬底上依次沉积所述绝缘层和所述牺牲层形成第一堆叠结构；在所述第一堆叠结构中形成沿所述第三方向贯穿所述堆叠结构的下沟道孔；在所述第一堆叠结构上方继续沉积所述绝缘层和所述牺牲层形成第二堆叠结构。可选地，上述3DNAND存储器制造方法还包括：在所述堆叠结构的中形成至少一个第二顶部选择栅切线。可选地，在所述堆叠结构的顶部形成多个所述第一顶部选择栅切线包括以下步骤：刻蚀所述堆叠结构，形成多个第一沟槽，所述第一沟槽在所述第一方向上间隔分布；在所述第一沟槽中填充绝缘材料，形成所述顶部选择栅切线。可选地，在所述堆叠结构的中形成至少一个第二顶部选择栅切线包括以下步骤：刻蚀所述堆叠结构，形成至少一个第二沟槽，所述第二沟槽在所述第一方向上连续延伸；在所述第二沟槽中填充绝缘材料，形成所述第二顶部选择栅切线。可选地，所述第一沟槽和所述第二沟槽在所述第三方向上的深度介于1～10层所述堆叠结构。可选地，在所述第二方向上，所述第一顶部选择栅切线的宽度大于所述栅线缝隙的宽度。可选地，所述第一顶部选择栅切线包括在所述第二方向上相互间隔的第一部分和第二部分，所述第一部分和第二部分之间的间隔距离小于等于所述栅线缝隙的宽度。可选地，该3DNAND存储器制造方法还包括以下步骤：刻蚀所述上堆叠结构形成上沟道孔，所述上沟道孔与所述下沟道孔贯通，形成贯穿所述堆叠结构的沟道孔；在所述沟道孔的底部形成选择性外延结构；在所述沟道孔的侧壁上依次形成阻挡层、电荷捕获层、遂穿层以及沟道层，所述沟道层与所述选择性外延结构连通；在所述沟道孔中填充介电层。可选地，该3DNAND存储器制造方法还包括：通过所述栅线缝隙刻蚀去除所述堆叠结构中的所述牺牲层，形成栅极沟槽；在所述栅极沟槽中沉积栅极导电材料，形成栅极层。可选地，在所述栅线缝隙中形成共源极还包括以下步骤：在所述栅线缝隙底部形成底部导电层；在所述栅线缝隙的侧壁上形成栅极隔离层；在所述栅线缝隙中填充源极导电材料；在所述源极导电材料上方形成所述共源极接触。可选地，在所述第一顶部选择栅切线位置处形成与所述共源极电性导通的接触部还包括以下步骤：在所述第一顶部选择栅切线对应的位置处形成接触孔，在所述第一方向上，所述接触孔的宽度小于等于所述栅线缝隙的宽度；在所述接触孔中填充导电材料，形成与所述共源极接触电性导通的接触部。本专利技术还提供了一种3DNAND存储器，该存储器包括：衬底，在相互正交的第一方向和第二方向上，所述衬底具有衬底表面，在与所述衬底表面垂直的第三方向上，所述衬底表面上形成有堆叠结构，所述堆叠结构包括交替层叠的绝缘层和栅极层；形成在所述栅极层的顶部选择栅中的第一顶部选择栅切线；沿所述第一方向延伸并在所述第三方向上贯穿所述堆叠结构的栅线缝隙，所述栅线缝隙穿过所述第一顶部选择栅切线，并且在所述第一顶部选择栅切线处，所述第一顶部选择栅切线形成所述栅线缝隙的侧壁；形成在所述栅线缝隙中的共源极，在所述顶部选择栅切线处，所述顶部选择栅切线覆盖所述共源极的侧壁；形成在所述共源极上方与所述共源极电性导通的接触部，所述接触部位于侧壁由所述顶部选择栅切线覆盖的所述共源极上方。可选地，上述3DNAND存储器还包括至少一个第二顶部选择栅切线。可选地，所述第一顶部选择栅切线在所述第一方向上间隔分布，所述第二顶部选择栅切线在所述第一方向上连续分布。可选地，该3DNAND存储器，还包括沟道结构，所述沟道结构沿所述第三方向贯穿所述堆叠结构，并包括：形成在沟道孔底部的选择性外延结构；沿所述沟道孔的侧壁向中心依次分布的阻挡层、电荷捕获层、遂穿层以及沟道层，所述沟道层与所述选择性外延结构连通；形成在所述沟道孔中的介电层。可选地，所述第一顶部选择栅切线及所述第二顶部选择栅切线在所述第三方向上的深度为1～10层所述堆叠结构。如上所述，本专利技术提供的3DNAND存储器及其制造方法，至少具备如下有益技术效果：本专利技术在形成3DNAND存储器时，通过同一掩膜同时形成在堆叠结构的顶部形成在第一方向上间隔分布的多个第一顶部选择栅切线及沿第一方向连续延伸的第二顶部选择栅切线，然后形成沿第一方向连续延伸的栅线缝隙，所述缝隙穿过所述第一顶部选择栅切线，在与第一方向垂直的第二方向上，所述第一顶部选择栅切线的宽度大于所述栅线缝隙的宽度。后续在栅线缝隙中形成共源极接触，并在第一顶部选择栅切线对应的位置处形成共源极的接触部，在第二方向上，接触部的宽度小于栅线缝隙的宽度，由此形成接触部宽度<栅线缝隙的宽度<第一顶部选择栅切线的宽度这样的结构。因此在共源极接触的周围由形成本文档来自技高网...

【技术保护点】
1.一种3D NAND存储器制造方法，其特征在于，包括如下步骤：/n提供衬底，在相互正交的第一方向和第二方向上，所述衬底具有衬底表面，沿与所述衬底表面垂直的第三方向在所述衬底表面上形成由绝缘层和牺牲层交替层叠的堆叠结构；/n在所述堆叠结构的中形成多个第一顶部选择栅切线，；/n在所述堆叠结构中形成沿所述第一方向延伸的栅线缝隙，所述栅线缝隙穿过所述第一顶部选择栅切线，并且在所述第一顶部选择栅切线处，所述第一顶部选择栅切线形成所述栅线缝隙的侧壁；/n在所述栅线缝隙中形成共源极，在所述第一顶部选择栅切线处，所述第一顶部选择栅切线覆盖所述共源极的侧壁；/n形成与所述共源极电性导通的接触部，所述接触部位于侧壁由所述第一顶部选择栅切线覆盖的所述共源极上方。/n

【技术特征摘要】
1.一种3DNAND存储器制造方法，其特征在于，包括如下步骤：
提供衬底，在相互正交的第一方向和第二方向上，所述衬底具有衬底表面，沿与所述衬底表面垂直的第三方向在所述衬底表面上形成由绝缘层和牺牲层交替层叠的堆叠结构；
在所述堆叠结构的中形成多个第一顶部选择栅切线，；
在所述堆叠结构中形成沿所述第一方向延伸的栅线缝隙，所述栅线缝隙穿过所述第一顶部选择栅切线，并且在所述第一顶部选择栅切线处，所述第一顶部选择栅切线形成所述栅线缝隙的侧壁；
在所述栅线缝隙中形成共源极，在所述第一顶部选择栅切线处，所述第一顶部选择栅切线覆盖所述共源极的侧壁；
形成与所述共源极电性导通的接触部，所述接触部位于侧壁由所述第一顶部选择栅切线覆盖的所述共源极上方。


2.根据权利要求1所述的3DNAND存储器制造方法，其特征在于，提供衬底，在相互正交的第一方向和第二方向上，所述衬底具有衬底表面，沿与所述衬底表面垂直的第三方向在所述衬底表面上形成由绝缘层和牺牲层交替层叠的堆叠结构还包括以下步骤：
在所述衬底上依次沉积所述绝缘层和所述牺牲层形成第一堆叠结构；
在所述第一堆叠结构中形成沿所述第三方向贯穿所述堆叠结构的下沟道孔；
在所述第一堆叠结构上方继续沉积所述绝缘层和所述牺牲层形成第二堆叠结构。


3.根据权利要求1所述的3DNAND存储器制造方法，其特征在于，还包括：在所述堆叠结构的中形成至少一个第二顶部选择栅切线。


4.根据权利要求3所述的3DNAND存储器制造方法，其特征在于，在所述堆叠结构的顶部形成多个第一顶部选择栅切线包括以下步骤：
刻蚀所述堆叠结构，形成多个第一沟槽，所述第一沟槽在所述第一方向上间隔分布；
在所述第一沟槽中填充绝缘材料，形成所述顶部选择栅切线。


5.根据权利要求4所述的3DNAND存储器制造方法，其特征在于，在所述堆叠结构的中形成至少一个第二顶部选择栅切线包括以下步骤：
刻蚀所述堆叠结构，形成至少一个第二沟槽，所述第二沟槽在所述第一方向上连续延伸；
在所述第二沟槽中填充绝缘材料，形成所述第二伪顶部选择栅切线。


6.根据权利要求5所述的3DNAND存储器制造方法，其特征在于，所述第一沟槽和所述第二沟槽在所述第三方向上的深度介于1～10层所述堆叠结构。


7.根据权利要求1所述的3DNAND存储器制造方法，其特征在于，在所述第二方向上，所述第一顶部选择栅切线的宽度大于所述栅线缝隙的宽度。


8.根据权利要求7所述的3DNAND存储器制造方法，其特征在于，所述第一顶部选择栅切线包括在所述第二方向上相互间隔的第一部分和第二部分，所述第一部分和第二部分之间的间隔距离小于等于所述栅线缝隙的宽度。


9.根据权利要求2所述的3DNAND存储器制造方法，其特征在于，还包括以下步骤：
刻蚀所述上堆叠结构形成上沟道孔，所述上沟道孔与所述下沟道孔贯通，形成贯穿所述堆叠结构的沟道孔；<...

【专利技术属性】
技术研发人员：王贝寒，徐伟，周文斌，黄攀，夏季，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42