半导体封装体制造技术

一种半导体封装体，包括：一内连接结构、形成于内连接结构上方的一半导体芯片、形成于内连接结构上方以覆盖并围绕半导体芯片的一封胶层以及形成于封胶层上方的一中介层结构。中介层结构包括一绝缘基体，具有面向封胶层的一第一表面及相对于第一表面的一第二表面。中介层结构也包括排置于绝缘基体的第一表面上且对应于半导体芯片的多个岛型层。一部分的封胶层夹设于至少两个岛型层之间。或者，中介层结构包括一钝化护层，覆盖绝缘基体的第二表面，且具有沿着绝缘基体的周围边缘延伸的一凹槽。

【技术实现步骤摘要】
半导体封装体
本专利技术实施例涉及一种半导体封装技术，且特别涉及一种具有中介层(interposer)结构的半导体封装体。
技术介绍
半导体装置被用于各种电子应用中，例如，个人电脑、手机、数码相机和其他电子装置。通常通过以下方法制造半导体装置：依序于半导体基底上沉积绝缘或介电层、导电层以及半导体材料层，并使用微影及蚀刻工艺对各种材料层进行图案化，以在其上形成电路部件及元件。半导体集成电路(IC)工业经历了快速地增长。随着半导体技术的发展，半导体芯片/晶粒变得越来越小。因此，半导体芯片的封装变得更加困难，这不利地影响了封装的良率。在一种传统的封装技术中，在封装晶圆之前，从晶圆切割出芯片。这种封装技术的一个优点特征在于可形成扇出式(fan-out)封装。此封装技术的另一个优点特征在于对“已知合格芯片(known-good-dies)”进行封装，且丢弃有缺陷的芯片，因此，不会浪费金钱和精力在有缺陷的芯片上。然而，由于装置尺寸持续减小，因此变得更加难以进行工艺，并且出现了其他需要解决的问题。
技术实现思路
一种半导体封装体包括：一内连接结构、形成于内连接结构上方的一半导体芯片、形成于内连接结构上方以覆盖并围绕半导体芯片的一封胶层以及形成于封胶层上方的一中介层结构。中介层结构包括一绝缘基体，具有面向封胶层的一第一表面及相对于第一表面的一第二表面。中介层结构也包括排置于绝缘基体的第一表面上且对应于半导体芯片的多个岛型层。一部分的封胶层夹设于至少两个岛型层之间。一种半导体封装体包括：一内连接结构、形成于内连接结构上方的一半导体芯片、形成于内连接结构上方以覆盖并围绕半导体芯片的一封胶层以及形成于封胶层上方的一中介层结构。中介层结构包括一绝缘基体，具有面向封胶层的一第一表面及相对于第一表面的一第二表面。中介层结构也包括形成于绝缘基体的第二表面上方并沿绝缘基体的至少一外围边缘排置的多个接垫。中介层结构也包括一钝化层，覆盖绝缘基体的第二表面且具有一凹槽沿绝缘基体的外围边缘延伸以围绕接垫的。一种半导体封装体包括：一内连接结构、形成于内连接结构上方的一半导体芯片、形成于内连接结构上方以覆盖并围绕半导体芯片的一封胶层以及形成于封胶层上方的一中介层结构。中介层结构包括一绝缘基体，具有面向封胶层的一第一表面及相对于第一表面的一第二表面。中介层结构也包括一钝化层，覆盖绝缘基体的第二表面并具有第一凹槽及第二凹槽。第一凹槽排置于绝缘基体的一外围边缘处，而第二凹槽排置于绝缘基体的一外围角落处并邻接第一凹槽。附图说明图1A至图1E是示出根据一些实施例的形成半导体封装体的各个阶段的剖面示意图。图1E-1示出根据一些实施例的半导体封装体的剖面示意图。图1E-2示出根据一些实施例的半导体封装体的剖面示意图。图2A至图2E是示出根据一些实施例的形成中介层结构的各个阶段的剖面示意图。图3A是示出根据一些实施例的图1E中区域1000的平面示意图。图3B是示出根据一些实施例的图1E-1中区域1001的平面示意图。图3C是示出根据一些实施例的图1E-2中区域1002的平面示意图。图4A示出根据一些实施例的半导体封装体的剖面示意图。图4B是示出根据一些实施例的图4A中区域2000的平面示意图。图5A示出根据一些实施例的半导体封装体的剖面示意图。图5B是示出根据一些实施例的图5A中区域2001的平面示意图。图6A示出根据一些实施例的半导体封装体的剖面示意图。图6B是示出根据一些实施例的图6A中区域2005的平面示意图。图7A至图7D是示出根据一些实施例的形成半导体封装体的各个阶段的剖面示意图。图8A是示出根据一些实施例的图7D中区域3000的放大剖面示意图。图8B是示出根据一些实施例的图8A中具有凹口的中介层结构的平面示意图。图8C是示出根据一些实施例的具有多个凹口的中介层结构的平面示意图。图9A是示出根据一些实施例的图7D的结构中凹口的放大剖面示意图。图9B是示出根据一些实施例的图9A中具有凹口的中介层结构的平面示意图。图9C是示出根据一些实施例的具有多个凹口的中介层结构的平面示意图。图10A是示出根据一些实施例的图7D的结构中凹口的放大剖面示意图。图10B是示出根据一些实施例的图10A中具有凹口的中介层结构的平面示意图。图10C是示出根据一些实施例的具有多个凹口的中介层结构的平面示意图。图11A是示出根据一些实施例的图7D的结构中凹口的放大剖面示意图。图11B是示出根据一些实施例的图11A中具有凹口的中介层结构的平面示意图。图11C是示出根据一些实施例的具有多个凹口的中介层结构的平面示意图。附图标记说明：10a、10b、10c、20a、20b、20c、30a半导体封装体100承载基底102、135粘着层103介电层105导电层110、110a内连接结构112、150外部连接器114半导体芯片115底胶层116a、116b导电膜层117通孔118、118a、118b沟槽120、120a中介层结构121绝缘基体121a、121b表面121c外围边缘121d外围角落122a、122b、124a、124b导电特征部件123a、123b上表面126、128钝化层126a盖层126c绝缘岛型层127a侧壁表面127b下表面128a、128b、128b’、128c、128d、128d’凹槽128a’、128c’第一部128a”、128c”第二部130通孔电极130a虚置通孔电极132连接器140封胶层1000、1001、1002、2000、2001、2002、3000区域D1深度H1、H2高度S1距离T1厚度W1、W2、W3、W4宽度具体实施方式以下的公开内容提供许多不同的实施例或范例，以实施本专利技术的不同特征部件。而以下的公开内容是叙述各个构件及其排列方式的特定范例，以求简化本公开内容。当然，这些仅为范例说明并非用以限定本专利技术。举例来说，若是以下的公开内容叙述了将一第一特征部件形成于一第二特征部件之上或上方，即表示其包含了所形成的上述第一特征部件与上述第二特征部件是直接接触的实施例，亦包含了尚可将附加的特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与上述第二特征部件可能未直接接触的实施例。重复是为了达到简化及明确目的，而非自行指定所探讨的各个不同实施例及/或配置之间的关系。再者，在空间上的相关用语，例如“下方”、“之下”、“下”、“上方”、“上”等等在此处是用以容易表达出本说明书中所示出本文档来自技高网...

【技术保护点】
1.一种半导体封装体，包括：/n一内连接结构；/n一半导体芯片，形成于该内连接结构上方；/n一封胶层，形成于该内连接结构上方以覆盖并围绕该半导体芯片；以及/n一中介层结构，形成于该封胶层，包括：/n一绝缘基体，具有面向该封胶层的一第一表面及相对于该第一表面的一第二表面；以及/n多个岛型层，排置于该绝缘基体的该第一表面上，且对应于该半导体芯片，其中一部分的该封胶层夹设于所述多个岛型层中至少两个岛型层之间。/n

【技术特征摘要】
20190102 US 62/787,493;20190508 US 16/406,6001.一种半导体封装体，包括：
一内连接结构；
一半导体芯片，形成于该内连接结构上方；
一封胶层，形成于该内...

【专利技术属性】
技术研发人员：吴逸文，翁得期，蔡柏豪，庄博尧，洪士庭，郑心圃，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71