半导体器件制造技术

提供一种半导体器件。所述半导体器件包括：半导体衬底；和设置在所述半导体衬底上的钝化膜，所述钝化膜包括第一钝化层、第二钝化层和第三钝化层，其中，所述第一钝化层设置在所述半导体衬底上，所述第二钝化层设置在所述第一钝化层远离所述半导体衬底的一侧，所述第三钝化层设置在所述第二钝化层远离所述半导体衬底的一侧，所述第二钝化层在所述半导体衬底上的正投影覆盖所述第一钝化层在所述半导体衬底上的正投影，并且所述第二钝化层在所述半导体衬底上的正投影的面积大于所述第一钝化层在所述半导体衬底上的正投影的面积。

【技术实现步骤摘要】
半导体器件
本技术的实施例涉及半导体器件
，尤其是涉及一种半导体器件。
技术介绍
碳化硅(SiC)作为第三代宽禁带半导体材料，具有禁带宽度大、临界击穿场强高、电子迁移率高、热导率高等优势。在SiC基半导体器件中，为了提高器件的电学性能和可靠性，在芯片表面通常采用单层的氧化硅(SiO2)、氮化硅(SiN)或磷硅玻璃(PSG)等材料来做钝化膜。近年来，聚酰亚胺(PI)在半导体领域得到广泛应用，聚酰亚胺的高温和化学稳定性起到了将金属层和各种外界环境隔离的作用。实践证明，使用单层的聚酰亚胺来做钝化膜，可以使得半导体器件具有很低的漏电流、较强的机械性能以及耐化学腐蚀性能，同时，聚酰亚胺钝化膜还可以有效地提高元器件的抗潮湿能力，从而改善半导体器件的电学性能和可靠性。但是，单层的氧化硅(SiO2)、氮化硅(SiN)、磷硅玻璃(PSG)或聚酰亚胺(PI)等材料形成的钝化膜，其具有各自的特点和缺陷。例如，对于单层的氧化硅钝化膜，一方面，氧化硅具有与SiC衬底相近的应力而能够保证界面处的稳定，另一方面，氧化硅较差的防粒子穿通能力、对辐射敏感、以及纯净的氧化硅膜极难于生成均限制了单层的氧化硅钝化膜的应用。因此，现有的半导体器件的钝化膜存在一定的缺陷，需要进一步改进。
技术实现思路
为了解决上述问题的至少一个方面，本技术提供一种半导体器件。在一个方面，提供一种半导体器件，所述半导体器件包括：半导体衬底；和设置在所述半导体衬底上的钝化膜，所述钝化膜包括第一钝化层、第二钝化层和第三钝化层，其中，所述第一钝化层设置在所述半导体衬底上，所述第二钝化层设置在所述第一钝化层远离所述半导体衬底的一侧，所述第三钝化层设置在所述第二钝化层远离所述半导体衬底的一侧，所述第二钝化层在所述半导体衬底上的正投影覆盖所述第一钝化层在所述半导体衬底上的正投影，并且所述第二钝化层在所述半导体衬底上的正投影的面积大于所述第一钝化层在所述半导体衬底上的正投影的面积。根据一些示例性的实施例，所述第三钝化层在所述半导体衬底上的正投影覆盖所述第二钝化层在所述半导体衬底上的正投影，并且所述第三钝化层在所述半导体衬底上的正投影的面积大于所述第二钝化层在所述半导体衬底上的正投影的面积。根据一些示例性的实施例，所述半导体器件还包括设置在所述半导体衬底上的划片槽。根据一些示例性的实施例，所述第一钝化层包括靠近所述划片槽的侧面，所述第二钝化层包括靠近所述划片槽的侧面，所述第二钝化层的侧面与所述第一钝化层的侧面之间的垂直距离在2～5μm的范围内。根据一些示例性的实施例，所述第三钝化层包括靠近所述划片槽的侧面，所述第三钝化层的侧面与所述第二钝化层的侧面之间的垂直距离在5～10μm的范围内。根据一些示例性的实施例，所述半导体器件还包括设置在所述半导体衬底与所述钝化膜之间的场氧层和层间介电层，所述层间介电层位于所述场氧层远离所述半导体衬底的一侧。根据一些示例性的实施例，所述第一钝化层、所述第二钝化层和所述第三钝化层中的每一个在所述半导体衬底上的正投影覆盖所述场氧层和所述层间介电层中的每一个在所述半导体衬底上的正投影。根据一些示例性的实施例，所述第一钝化层为氧化物层，所述第二钝化层为氮化硅层，所述第三钝化层为聚酰亚胺层。根据一些示例性的实施例，所述半导体衬底包括碳化硅。根据一些示例性的实施例，所述半导体器件为金属氧化物半导体场效应晶体管。根据本技术实施例的半导体器件利用具有叠层结构的钝化膜，可以利用各个钝化层各自的优点，以改进钝化膜的整体性能，从而改善半导体器件的电学性能和可靠性。附图说明通过下文中参照附图对本技术所作的描述，本技术的其它目的和优点将显而易见，并可帮助对本技术有全面的理解。图1是根据本技术实施例的半导体器件的结构示意图；以及图2是根据本技术实施例的半导体器件的钝化膜的结构示意图。需要注意的是，为了清晰起见，在用于描述本技术的实施例的附图中，层、结构或区域的尺寸可能被放大或缩小，即这些附图并非按照实际的比例绘制。具体实施方式下面通过实施例，并结合附图，对本技术的技术方案作进一步具体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部件。下述参照附图对本技术实施方式的说明旨在对本技术的总体技术构思进行解释，而不应当理解为对本技术的一种限制。另外，在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本披露实施例的全面理解。然而明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。需要说明的是，虽然术语“第一”、“第二”等可以在此用于描述各种部件、构件、元件、区域、层和/或部分，但是这些部件、构件、元件、区域、层和/或部分不应受到这些术语限制。而是，这些术语用于将一个部件、构件、元件、区域、层和/或部分与另一个相区分。因而，例如，下面讨论的第一部件、第一构件、第一元件、第一区域、第一层和/或第一部分可以被称为第二部件、第二构件、第二元件、第二区域、第二层和/或第二部分，而不背离本技术的教导。还需要说明的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。而且，应该理解，当附图的方向改变时，这些术语指示的方位或位置关系可以相应地改变，例如，如果附图中的装置被颠倒，则被描述为“在”其它元件或特征“下”或“下面”的元件将取向为“在”其它元件或特征“上”或“上面”。图1是根据本技术实施例的半导体器件的结构示意图，图2是根据本技术实施例的半导体器件的钝化膜的结构示意图。结合参照图1和图2，根据本技术实施例的半导体器件可以包括半导体衬底1和设置在半导体衬底1上的钝化膜2。例如，所述半导体衬底1可以是碳化硅(SiC)衬底。在本技术的实施例中，所述钝化膜2可以包括第一钝化层21、第二钝化层22和第三钝化层23，第一钝化层21、第二钝化层22和第三钝化层23依次设置在半导体衬底1上，即，第一钝化层21设置在半导体衬底1上，第二钝化层22设置在第一钝化层21远离半导体衬底1的一侧，第三钝化层23设置在第二钝化层22远离半导体衬底1的一侧。可选地，第一钝化层21可以为氧化物层，例如，所述氧化物层可以为氧化硅层、氧化铝层等，包括但不限于，从不掺杂的硅玻璃(USG)、掺杂磷的硅玻璃(PSG)、掺杂硼的硅玻璃(BSG)和硼磷硅酸盐玻璃(BPSG)层中选择的至少一个。可选地，第二钝化层22可以为氮化硅层。可选地，第三钝化层23可以为聚酰亚胺(PI)层。在本技术的实施例中，所述钝化膜具有多本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，所述半导体器件包括：/n半导体衬底；和/n设置在所述半导体衬底上的钝化膜，所述钝化膜包括第一钝化层、第二钝化层和第三钝化层，/n其中，所述第一钝化层设置在所述半导体衬底上，所述第二钝化层设置在所述第一钝化层远离所述半导体衬底的一侧，所述第三钝化层设置在所述第二钝化层远离所述半导体衬底的一侧，/n所述第二钝化层在所述半导体衬底上的正投影覆盖所述第一钝化层在所述半导体衬底上的正投影，并且所述第二钝化层在所述半导体衬底上的正投影的面积大于所述第一钝化层在所述半导体衬底上的正投影的面积。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，所述半导体器件包括：
半导体衬底；和
设置在所述半导体衬底上的钝化膜，所述钝化膜包括第一钝化层、第二钝化层和第三钝化层，
其中，所述第一钝化层设置在所述半导体衬底上，所述第二钝化层设置在所述第一钝化层远离所述半导体衬底的一侧，所述第三钝化层设置在所述第二钝化层远离所述半导体衬底的一侧，
所述第二钝化层在所述半导体衬底上的正投影覆盖所述第一钝化层在所述半导体衬底上的正投影，并且所述第二钝化层在所述半导体衬底上的正投影的面积大于所述第一钝化层在所述半导体衬底上的正投影的面积。


2.根据权利要求1所述的半导体器件，其特征在于，所述第三钝化层在所述半导体衬底上的正投影覆盖所述第二钝化层在所述半导体衬底上的正投影，并且所述第三钝化层在所述半导体衬底上的正投影的面积大于所述第二钝化层在所述半导体衬底上的正投影的面积。


3.根据权利要求1或2所述的半导体器件，其特征在于，所述半导体器件还包括设置在所述半导体衬底上的划片槽。


4.根据权利要求3所述的半导体器件，其特征在于，所述第一钝化层包括靠近所述划片槽的侧面，所述第二钝化层包括靠近所述划片槽的侧面，所述第二钝化层的侧...

【专利技术属性】
技术研发人员：陈雨雁，范娅玲，韦晓波，
申请(专利权)人：力特半导体无锡有限公司，
类型：新型
国别省市：江苏;32