容三位节点翻转的锁存器制造技术

本发明专利技术涉及集成电路领域，具体涉及一种容三位节点翻转的锁存器。包括：输入节点、八个传输门、十六个穆勒C单元，每个穆勒C单元均包括输出端，第一输入端，和第二输入端；十六个穆勒C单元中每个穆勒C单元的第二输入端连接位于穆勒C单元前方第5个穆勒C单元的输出端，或每个穆勒C单元的第二输入端连接位于穆勒C单元后方第3个穆勒C单元的输出端，或者每个穆勒C单元的第二输入端连接位于穆勒C单元前方第7个穆勒C单元的输出端，或者每个穆勒C单元的第二输入端连接位于穆勒C单元后方第5个穆勒C单元的输出端。本发明专利技术具有容三位节点电位翻转的功能。

A latch that can flip three bit nodes

【技术实现步骤摘要】
容三位节点翻转的锁存器
本专利技术涉及集成电路领域，具体涉及一种容三位节点翻转的锁存器。
技术介绍
集成电路技术节点的先进给芯片的可靠性带来了很多挑战，其中一个挑战就是单粒子效应带来的软错误。软错误可能会发生在不同的电子设备中，例如汽车电子、医疗设备等。近些年，由于工艺节点不断先进，器件靠的越来越近，器件尺寸也越来越小，这使得电荷收集和电荷分享导致的单粒子多位翻转成为软错误的一个重要来源。相关技术中的锁存器在发生节点翻转时，不具有容软错误的功能。由于电荷分享引起的三位节点翻转，使得容一位和两位节点翻转的锁存器失效，也不具备容软错误的功能。
技术实现思路
本专利技术提供了一种容三位节点翻转的锁存器，可以解决相关技术中锁存器不具备容三位节点翻转的问题。本专利技术提供一种容三位节点翻转的锁存器，所述容三位节点翻转的锁存器包括：输入节点、八个传输门、十六个穆勒C单元MC1至MC16，每个所述穆勒C单元均包括输出端，第一输入端，和第二输入端；所述十六个穆勒C单元MC1至MC16中包括八个由时钟控制的穆勒C单元，和八个无时钟控制的穆勒C单元，每个所述由时钟控制的穆勒C单元还包括时钟控制端；一由时钟控制的穆勒C单元和一无时钟控制的穆勒C单元依次交替相连形成环路；其中在前穆勒C单元的输出端连接在后穆勒C单元的第一输入端；所述传输门的一端分别对应连接所述八个由时钟控制的穆勒C单元的输出端，所述传输门的另一端均连接所述输入节点；每个所述穆勒C单元的第二输入端连接位于所述穆勒C单元前方第5个穆勒C单元的输出端，或每个所述穆勒C单元的第二输入端连接位于所述穆勒C单元后方第3个穆勒C单元的输出端，或者每个所述穆勒C单元的第二输入端连接位于所述穆勒C单元前方第7个穆勒C单元的输出端，或者每个所述穆勒C单元的第二输入端连接位于所述穆勒C单元后方第5个穆勒C单元的输出端。可选的，一由时钟控制的穆勒C单元和一无时钟控制的穆勒C单元依次交替相连形成环路包括：一由时钟控制的穆勒C单元和一无时钟控制的穆勒C单元按逆时针方向，依次交替相连形成环路。可选的，每个所述传输门的一端分别与一由时钟控制的穆勒C单元的输出端相连形成一存储节点；数据能够在环路中依次到达各个所述存储节点。可选的，第十六个穆勒C单元的输出端处形成的存储节点为所述容三位节点翻转的锁存器的输出节点。可选的，每个所述穆勒C单元的第一输入端和第二输入端输入的信号同为高电平或同为低电平。可选的，每个所述传输门连接时钟控制端；当传输门对应时钟控制端所接收到的时钟信号为低电平时，所述传输门截止；当传输门对应时钟控制端所接收到的时钟信号为高电平时，所述传输门导通。可选的，当所述无时钟控制的穆勒C单元的第一输入端和第二输入端的逻辑状态相同时，所述无时钟控制的穆勒C单元为反相器功能；当第一输入端和第二输入端的逻辑状态不同时，所述无时钟控制的穆勒C单元输出为高阻态。可选的，当所述由时钟控制的穆勒C单元时钟控制端的时钟信号为低电平时，所述由时钟控制的穆勒C单元的功能与所述无时钟控制的穆勒C单元的功能相同；当时钟控制端的时钟信号为高电平时，所述由时钟控制的穆勒C单元输出为高阻态。本专利技术技术方案，至少包括如下优点：本专利技术提出了的容三位节点翻转的锁存器，当任意三个节点同时发生瞬态错误翻转，电路均能通过自身反馈使各存储节点回来原来正确的逻辑电平，本专利技术的电路具有抗三位节点翻转的功能。附图说明为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施1的电路图；图2是本专利技术实施例1电路的简化节点图；图3是本专利技术实施例1的仿真波形图；图4是本专利技术实施例2的电路图；图5是本专利技术实施例2电路的简化节点图；图6是本专利技术实施例3的电路图；图7是本专利技术实施例3电路的简化节点图；图8是本专利技术实施例4的电路图；图9是本专利技术实施例4电路的简化节点图；图10为本专利技术中无时钟控制的穆勒C单元的原理图及其简化图；图11为本专利技术中由时钟控制的穆勒C单元的原理图及其简化图；图12为本专利技术中传输门的原理图及其简化图；具体实施方式下面将结合附图，对本专利技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本专利技术保护的范围。在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。此外，下面所描述的本专利技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。本专利技术实施例1至实施例4，四种容三位节点翻转的锁存器；对于以下实施例涉及到的无时钟控制的穆勒C单元可参照图10，无时钟控制的穆勒C单元包括两个输入端，输入端A和输入端B，以及一个输出端Q，当输入A和B逻辑状态相同时(同时为“1”或者“0”)，该单元为反相器功能；当输入端A和输入端B逻辑状态不相同时，输出为高阻态。对于以下实施例涉及到的由时钟控制的穆勒C单元可参照图11，包括两个输入端，输入端A和输入端B，两个时钟控制端CLK和CLKB，以及一个输出端Q，其中时钟控制端CLK和CLKB的电位互为相反；当CLK＝0，CLKB＝1时，此由时钟控制的穆勒C单元与上述无时钟控制的穆勒C单元的功能相同；当CLK＝1，CLKB＝0时，此单元输出为高阻态。对于以下实施例涉及到的传输门可参照图12，包括两个传输端和两个时钟控制端CLK与CLKB，其中时钟控制端CLK和CLKB的电位互为相反；当CLK＝1，CLKB＝0时，该传输门打开(或者说“导通”)；当CLK＝0，CLKB＝1时，传输门关闭(或者说“截止”)。实施例1：本实施例提供一种容三位节点本文档来自技高网...

【技术保护点】
1.一种容三位节点翻转的锁存器，其特征在于，所述容三位节点翻转的锁存器包括：输入节点、八个传输门、十六个穆勒C单元MC1至MC16，每个所述穆勒C单元均包括输出端，第一输入端，和第二输入端；/n所述十六个穆勒C单元MC1至MC16中包括八个由时钟控制的穆勒C单元，和八个无时钟控制的穆勒C单元，每个所述由时钟控制的穆勒C单元还包括时钟控制端；/n一由时钟控制的穆勒C单元和一无时钟控制的穆勒C单元依次交替相连形成环路；其中在前穆勒C单元的输出端连接在后穆勒C单元的第一输入端；所述传输门的一端分别对应连接所述八个由时钟控制的穆勒C单元的输出端，所述传输门的另一端均连接所述输入节点；/n每个所述穆勒C单元的第二输入端连接位于所述穆勒C单元前方第5个穆勒C单元的输出端，或每个所述穆勒C单元的第二输入端连接位于所述穆勒C单元后方第3个穆勒C单元的输出端，或者每个所述穆勒C单元的第二输入端连接位于所述穆勒C单元前方第7个穆勒C单元的输出端，或者每个所述穆勒C单元的第二输入端连接位于所述穆勒C单元后方第5个穆勒C单元的输出端。/n

【技术特征摘要】
1.一种容三位节点翻转的锁存器，其特征在于，所述容三位节点翻转的锁存器包括：输入节点、八个传输门、十六个穆勒C单元MC1至MC16，每个所述穆勒C单元均包括输出端，第一输入端，和第二输入端；
所述十六个穆勒C单元MC1至MC16中包括八个由时钟控制的穆勒C单元，和八个无时钟控制的穆勒C单元，每个所述由时钟控制的穆勒C单元还包括时钟控制端；
一由时钟控制的穆勒C单元和一无时钟控制的穆勒C单元依次交替相连形成环路；其中在前穆勒C单元的输出端连接在后穆勒C单元的第一输入端；所述传输门的一端分别对应连接所述八个由时钟控制的穆勒C单元的输出端，所述传输门的另一端均连接所述输入节点；
每个所述穆勒C单元的第二输入端连接位于所述穆勒C单元前方第5个穆勒C单元的输出端，或每个所述穆勒C单元的第二输入端连接位于所述穆勒C单元后方第3个穆勒C单元的输出端，或者每个所述穆勒C单元的第二输入端连接位于所述穆勒C单元前方第7个穆勒C单元的输出端，或者每个所述穆勒C单元的第二输入端连接位于所述穆勒C单元后方第5个穆勒C单元的输出端。


2.如权利要求1所述的容三位节点翻转的锁存器，其特征在于，一由时钟控制的穆勒C单元和一无时钟控制的穆勒C单元依次交替相连形成环路包括：
一由时钟控制的穆勒C单元和一无时钟控制的穆勒C单元按逆时针方向，依次交替相连形成环路。


3.如权利要求1所述的容三位节点翻转的锁存器，其特征...

【专利技术属性】
技术研发人员：蒋建伟，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31