【技术实现步骤摘要】
【国外来华专利技术】三维存储器件及用于形成三维存储器件的方法
本公开内容的实施例涉及三维(3D)存储器件以及其制造方法。
技术介绍
通过改进过程技术、电路设计、编程算法和制造过程，将平面存储单元缩小到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。结果，针对平面存储单元的存储密度接近上限。3D存储架构可以解决在平面存储单元中的密度限制。3D存储架构包括存储阵列和用于控制去往存储阵列和来自存储阵列的信号的外围设备。
技术实现思路
本文公开了3D存储器件以及用于形成3D存储器件的方法的实施例。在一示例中，一种3D存储器件包括具有第一侧和与所述第一侧相对的第二侧的基板。该3D存储器件还包括存储堆叠，该存储堆叠包括在所述基板的第一侧的交错的导电层和介电层。该3D存储器件还包括多个沟道结构，各沟道结构垂直地延伸穿过所述存储堆叠。该3D存储器件还包括缝隙结构，该缝隙结构垂直地延伸穿过所述存储堆叠，并且横向地延伸以将所述多个沟道结构分离成多个块。该3D存储器件还包括在所述基板中...
【技术保护点】
1.一种三维(3D)存储器件，包括：/n基板，其具有第一侧和与所述第一侧相对的第二侧；/n存储堆叠，其包括在所述基板的所述第一侧的交错的导电层和介电层；/n多个沟道结构，各沟道结构垂直地延伸穿过所述存储堆叠；/n缝隙结构，其垂直地延伸穿过所述存储堆叠，并且横向地延伸以将所述多个沟道结构分离成多个块；/n第一掺杂区，其在所述基板中并且与所述缝隙结构相接触；/n绝缘结构，其从所述基板的所述第二侧垂直地延伸到所述第一掺杂区；以及/n多个第二掺杂区，其在所述基板中并且由所述绝缘结构分开。/n
【技术特征摘要】 【专利技术属性】
【国外来华专利技术】1.一种三维(3D)存储器件，包括：
基板，其具有第一侧和与所述第一侧相对的第二侧；
存储堆叠，其包括在所述基板的所述第一侧的交错的导电层和介电层；
多个沟道结构，各沟道结构垂直地延伸穿过所述存储堆叠；
缝隙结构，其垂直地延伸穿过所述存储堆叠，并且横向地延伸以将所述多个沟道结构分离成多个块；
第一掺杂区，其在所述基板中并且与所述缝隙结构相接触；
绝缘结构，其从所述基板的所述第二侧垂直地延伸到所述第一掺杂区；以及
多个第二掺杂区，其在所述基板中并且由所述绝缘结构分开。
2.根据权利要求1所述的3D存储器件，其中，所述绝缘结构包括沟槽隔离。
3.根据权利要求1或2所述的3D存储器件，其中，所述第二掺杂区与所述第一掺杂区相接触并且由所述绝缘结构和所述第一掺杂区分离成所述块。
4.根据权利要求3所述的3D存储器件，其中，在所述块中的各块中的一个或多个沟道结构与在所述块中的所述第二掺杂区中的各自的一个第二掺杂区相接触。
5.根据权利要求1-4中的任何一项所述的3D存储器件，还包括多个第一触点，各第一触点与所述第二掺杂区中的各自的一个第二掺杂区相接触，以控制相应的第二掺杂区的电压。
6.根据权利要求5所述的3D存储器件，其中，所述第一触点延伸到所述基板的所述第一侧。
7.根据权利要求5所述的3D存储器件，其中，所述第一触点延伸到所述基板的所述第二侧。
8.根据权利要求1-7中的任何一项所述的3D存储器件，其中，所述第一掺杂区包括N阱，以及所述第二掺杂区中的各第二掺杂区包括P阱。
9.根据权利要求1-8中的任何一项所述的3D存储器件，还包括第二触点，所述第二触点由所述绝缘结构包围并且从所述基板的所述第二侧垂直地延伸以与所述第一掺杂区相接触。
10.根据权利要求1-9中的任何一项所述的3D存储器件，其中，所述缝隙结构填充有一种或多种介电材料。
11.一种三维(3D)存储器件，包括：
第一半导体结构，其包括外围电路；
第二半导体结构，其包括：
存储堆叠，其包括交错的导电层和介电层；
多个沟道结构，各沟道结构垂直地延伸穿过所述存储堆叠并且电连接到所述外围电路；
多个缝隙结构，各缝隙结构垂直地延伸穿过所述存储堆叠，并且横向地延伸以将所述多个沟道结构分离成多个块；
半导体层，其包括多个第一掺杂区和多个第二掺杂区，各第一掺杂区与所述多个缝隙结构中的各自的一个缝隙结构相接触，以及所述多个第二掺杂区与所述多个第一掺杂区相接触；以及
多个绝缘结构，各绝缘结构从所述半导体层的背面垂直地延伸到所述多个第一掺杂区中的各自的一个第一掺杂区，以将所述多个第二掺杂区分离成所述块；以及
在所述第一半导体结构与所述第二半导体结构之间的接合界面。
12.根据权利要求11所述的3D存储器件，其中，所述绝缘结构中的各绝缘结构包括沟槽隔离。
技术研发人员：吴振勇，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。