GOA驱动电路及阵列基板制造技术

本申请提供一种GOA驱动电路及阵列基板。本申请通过由设于阳极层的电阻线和设于第一金属层的金属线并联形成时钟信号线，以实现在不改变膜层结构的情况下，降低时钟信号线的电阻，从而降低总线区电阻电容负载，维持显示面板的正常显示。

Goa driving circuit and array base plate

【技术实现步骤摘要】
GOA驱动电路及阵列基板
本申请属于显示面板
，尤其涉及一种GOA驱动电路及阵列基板。
技术介绍
GateDriverOnArray，简称GOA，即利用现有薄膜晶体管液晶显示器中的Array制程将栅极(Gate)行扫描驱动信号电路制作在Array基板上，实现对Gate逐行扫描的驱动方式。随着面板尺寸越来越大，分辨率越来越高，对显示的响应速度需求越来越快。在这样的背景环境下，需要有效降低走线的电阻电容负载(RCloading)。一种有效的方法是直接增加走线铜(Cu)的厚度，但是由于技术的受限，Cu的厚度不能够无限增加，当Cu厚度超过1000nm的时候，就会出现Cu断线、厚度不均等问题，严重影响面板的正常功能。另外，高阶面板急需降低RCloading来维持其正常的显示，因此，合理降低面板的RCloading对高阶产品来说是一个严峻的挑战。
技术实现思路
本申请实施例提供一种阵列基板及移动终端，通过由设于阳极层的电阻线和设于第一金属层的金属线并联形成时钟信号线，以实现在不改变膜层结构的情况下，降低时钟信号线的电阻，从而降低总线区电阻电容负载，维持显示面板的正常显示。本申请提供一种GOA驱动电路，应用于阵列基板，所述GOA驱动电路包括GOA电路区，以及总线区，包括多条时钟信号线和多条连接线，每一所述时钟信号线通过相应的所述连接线连接至所述GOA电路区，其中，每一所述时钟信号线包括电阻线和金属线，所述电阻线和所述金属线并联连接。进一步地，多条所述时钟信号线设于GOA电路区的一侧沿远离GOA电路区的方向依次间隔排列且相互平行。进一步地，每一所述连接线通过第一过孔连接至所述电阻线。进一步地，所述电阻线与所述金属线相互堆叠设置，且所述电阻线通过第二过孔与所述金属线并联连接。进一步地，所述时钟信号线的数量为2N，其中N为大于零自然数。根据本申请的另一方面，本申请提供一种阵列基板，所述阵列基板包括上述的GOA驱动电路。进一步地，所述阵列基板包括：玻璃基板；第一金属层，设于所述玻璃基板上；栅极绝缘层，设于所述第一金属层上；有源层，设于所述栅极绝缘层上；参杂层，设于所述有源层上；第二金属层，设于所述参杂层上；钝化层，设于所述有源层上且覆盖所述参杂层和所述第二金属层；以及阳极层，设于所述钝化层上，所述阳极层通过第一过孔与所述第二金属层串联连接，所述阳极层通过第二过孔与所述第一金属层并联连接。进一步地，所述第一过孔贯穿所述钝化层，所述第二过孔贯穿所述钝化层、所述有源层以及所述栅极绝缘层。进一步地，所述阳极层的材料包括氧化铟锡。进一步地，所述阵列基板为非晶硅阵列基板或铟镓锌氧化物阵列基板。本申请实施例提供一种阵列基板及移动终端，通过由设于阳极层的电阻线和设于第一金属层的金属线并联形成时钟信号线，以实现在不改变膜层结构的情况下，降低时钟信号线的电阻，从而降低总线区电阻电容负载，维持显示面板的正常显示。附图说明下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其有益效果显而易见。图1是本申请实施例提供的一种阵列基板的结构示意图。图2是本申请实施例提供的一种GOA驱动电路的结构示意图。图3是图2所示的时钟信号线的结构示意图。图4是本申请实施例提供的另一种GOA驱动电路的结构示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。本申请的说明书和权利要求书以及上述附图中的术语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这样描述的对象在适当情况下可以互换。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。在具体实施方式中，下文论述的附图以及用来描述本申请公开的原理的各实施例仅用于说明，而不应解释为限制本申请公开的范围。所属领域的技术人员将理解，本申请的原理可在任何适当布置的系统中实施。将详细说明示例性实施方式，在附图中示出了这些实施方式的实例。此外，将参考附图详细描述根据示例性实施例的终端。附图中的相同附图标号指代相同的元件。本具体实施方式中使用的术语仅用来描述特定实施方式，而并不意图显示本申请的概念。除非上下文中有明确不同的意义，否则，以单数形式使用的表达涵盖复数形式的表达。在本申请说明书中，应理解，诸如“包括”、“具有”以及“含有”等术语意图说明存在本申请说明书中揭示的特征、数字、步骤、动作或其组合的可能性，而并不意图排除可存在或可添加一个或多个其他特征、数字、步骤、动作或其组合的可能性。附图中的相同参考标号指代相同部分。如图1所示，本申请提供一种阵列基板，该阵列基板可以但不限于为非晶硅阵列基板或铟镓锌氧化物阵列基板，阵列基板包括：玻璃基板101、第一金属层102、栅极绝缘层103、有源层104、参杂层105、第二金属层106、钝化层107、阳极层108、第一过孔1081以及第二过孔1082。第一金属层102设于玻璃基板101上。在本申请实施例中，第一金属层102用于形成栅极走线以及GOA信号走线。栅极绝缘层103设于第一金属层102上。在本申请实施例中，栅极绝缘层103的材料包括氧化硅、氮化硅、氮氧化硅、氧化铝及氮化铝的至少一种。栅极绝缘层103用于防止有源层104与栅极走线接触而短路。有源层104设于栅极绝缘层103上。在本申请实施例中，有源层104的材料包括氧化铟镓锌或氧化铟锌。有源层104作为导电沟道。参杂层105设于有源层104上。在本申请实施例中，参杂层105用于形成欧姆接触，降低接触电阻。第二金属层106设于参杂层105上。在本申请实施例中，第二金属层106用于形成数据线。钝化层107设于所述有源层104上且覆盖所述有源层105及参杂层106。在本申请实施例中，第一钝化层107的材料包括氧化硅、氮化硅及氮氧化硅的至少一种。所述钝化层107用于保护金属层，防止腐蚀。阳极层108设于所述钝化层107上。在本申请实施例中，阳极层108的材料包括氧化铟锡。阳极层108通过第一过孔1081与第二金属层106串联连接，阳极层108通过第二过孔1082与第一金属层102并联连接。其中，第一过孔1081贯穿钝化层107，第二过孔1082依次贯穿钝化层107、有源层104以及栅极绝缘层103。如图2所示，本申请提供一种GOA驱动电路，应用于图1所示的阵列基板，GOA驱动电路包括：GOA电路区201、总线区202、时钟信号线2021(例如图2所示的CK1、CK2、CK3、CK4时钟信号线)、连接线2022、第一过孔1本文档来自技高网...

【技术保护点】
1.一种GOA驱动电路，应用于阵列基板，其特征在于，所述GOA驱动电路包括：/nGOA电路区，以及/n总线区，包括多条时钟信号线和多条连接线，每一所述时钟信号线通过相应的所述连接线连接至所述GOA电路区，/n其中，每一所述时钟信号线包括电阻线和金属线，所述电阻线和所述金属线并联连接。/n

【技术特征摘要】
1.一种GOA驱动电路，应用于阵列基板，其特征在于，所述GOA驱动电路包括：
GOA电路区，以及
总线区，包括多条时钟信号线和多条连接线，每一所述时钟信号线通过相应的所述连接线连接至所述GOA电路区，
其中，每一所述时钟信号线包括电阻线和金属线，所述电阻线和所述金属线并联连接。


2.根据权利要求1所述的GOA驱动电路，其特征在于，多条所述时钟信号线设于GOA电路区的一侧沿远离GOA电路区的方向依次间隔排列且相互平行。


3.根据权利要求1所述的GOA驱动电路，其特征在于，每一所述连接线通过第一过孔连接至所述电阻线。


4.根据权利要求1所述的GOA驱动电路，其特征在于，所述电阻线与所述金属线相互堆叠设置，且所述电阻线通过第二过孔与所述金属线并联连接。


5.根据权利要求1所述的GOA驱动电路，其特征在于，所述时钟信号线的数量为2N，其中N为大于零的自然数。


6.一种阵列基板，其特征在于，所...

【专利技术属性】
技术研发人员：奚苏萍，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东;44