半导体配置的形成方法技术

一种半导体配置的形成方法，包括形成鳍片。执行扩散制程将第一掺质扩散至鳍片的通道区中。在第一掺质扩散至鳍片的通道区中之后，形成第一栅极电极于鳍片的通道区上。

Forming method of semiconductor configuration

【技术实现步骤摘要】
半导体配置的形成方法
本公开实施例涉及到半导体技术，特别是涉及一种半导体配置的形成方法。
技术介绍
随着半导体工业已进展至纳米技术制程节点(processnode)，以追求更高的装置密度、更高的效能、以及更低的成本，来自制造和设计问题的考验促成了三维设计的发展，例如全绕式栅极(gate-all-around,GAA)晶体管。全绕式栅极晶体管包括一或多个纳米片(nano-sheet)或纳米线(nano-wire)通道区，其具有栅极环绕此纳米片或纳米线。全绕式栅极晶体管可减少短通道效应(shortchanneleffect)。
技术实现思路
本公开实施例提供一种半导体配置的形成方法，包括：形成第一鳍片于半导体层上；形成第一牺牲栅极结构于此第一鳍片的第一部分上；形成第一侧壁间隔物，邻近此第一牺牲栅极结构；移除此第一牺牲栅极结构，以形成由此第一侧壁间隔物所定义的第一栅极空腔；执行第一扩散制程以形成包括第一掺质的第一掺杂区，其位于暴露在此第一栅极空腔中的此第一鳍片的第二部分中；以及形成第一栅极结构于此第一掺杂区上的此第一栅极空腔中。本公开实施例提供一种半导体配置的形成方法，包括：形成一第一鳍片，其包含第一半导体材料层、此第一半导体材料层上的第二半导体材料层、以及此第二半导体材料层上的第三半导体材料层；形成第一牺牲栅极结构于此第一鳍片的第一部分上；形成第一侧壁间隔物，邻近此第一牺牲栅极结构；移除此第一牺牲栅极结构，以形成由此第一侧壁间隔物所定义的第一栅极空腔并暴露此第二半导体材料层的一部分；移除此第二半导体材料层的此部分以定义第一中间空腔，其位于此第一半导体材料层的第二部分和此第三半导体材料层的第二部分之间；执行第一扩散制程，以形成包括第一掺质的第一掺杂区于此第一半导体材料层的此第二部分中，及形成第二掺杂区于此第三半导体材料层的此第二部分中；以及形成第一栅极结构于此第一栅极空腔中。本公开实施例提供一种半导体配置的形成方法，包括形成鳍片；形成包括第一掺质的第一层于此鳍片的通道区上；执行退火制程，以扩散部分此第一掺质至此鳍片的此通道区中；移除此第一层；以及在移除此第一层后，形成第一栅极结构于此鳍片的此通道区上。附图说明本公开实施例可由以下的详细叙述配合附图最好地理解。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制。事实上，可任意地放大或缩小各种元件的尺寸，以清楚地表现出本公开实施例所讨论的内容。图1-图7、及图8A-图8D是根据一些实施例，示出半导体配置在各种制造阶段的示意图。图8E及图8F是根据一些实施例，示出掺质浓度在固相扩散(solidphasediffusion,SPD)制程前和后的曲线图。图9A-图9B、图10、及图11是根据一些实施例，示出半导体配置在各种制造阶段的示意图。其中，附图标记说明如下：100半导体配置102A第一区102B第二区105半导体层110A、110B鳍片115隔离结构115A、115B半导体材料层117A、117B通道区120牺牲栅极结构120A、120B牺牲半导体层125第一栅极介电层126端间隔物130牺牲栅极电极130A、130B中间空腔135、170、180盖层136遮罩层140侧壁间隔物145源极/漏极区150介电层155A、155B栅极空腔160A、160B掺杂区175第一掺杂层185、193、197图案化遮罩层190第二掺杂层191退火制程195、199等离子体辅助扩散制程具体实施方式以下公开提供了许多的实施例或范例，用于实施本公开实施例的不同元件。各元件和其配置的具体范例描述如下，以简化本公开实施例的说明。当然，这些仅仅是范例，并非用以限定本公开实施例。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接触的实施例，也可能包含额外的元件形成在第一和第二元件之间，使得它们不直接接触的实施例。此外，本公开实施例可能在各种范例中重复参考数值以及/或字母。如此重复是为了简明和清楚的目的，而非用以表示所讨论的不同实施例及/或配置之间的关系。再者，其中可能用到与空间相对用词，例如“在…之下”、“下方”、“较低的”、“上方”、“较高的”等类似用词，是为了便于描述附图中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。此中提供一或多个半导体配置的制造技术。一些实施例中，半导体配置包含纳米结构晶体管，例如纳米片晶体管或纳米线晶体管，其具有单一纳米结构，例如单一纳米片或纳米线、或位于半导体层上的多个纳米结构。一些实施例中，使用扩散制程将掺杂区形成于纳米结构的通道区上。一些实施例中，掺杂层形成于通道区之上并执行退火制程将掺质扩散至通道区中。一些实施例中，执行等离子体辅助扩散制程将掺质扩散至通道区中。一些实施例中，为n型晶体管和p型晶体管提供不同掺质。图1-图7、图8A-图8D、图9A-图9B、图10及图11是根据一些实施例，示出半导体配置100在各种制造阶段的示意图。图1-图7、图8A-图8D、图9A-图9B、图10及图11包含一简化俯视图，示出各种剖面示意图的位置。参照图1，视图X-X是半导体配置100沿栅极鳍片的长度方向穿过在不同区域中形成的鳍片的剖面示意图，且视图Y1-Y1及Y2-Y2是半导体配置100沿栅极长度方向穿过栅极结构的剖面示意图。并非剖面示意图中所示的制程的所有方面都示出在俯视图中。一些实施例中，视图Y1-Y1中所示的装置是形成于半导体配置100的第一区102A中，且视图Y2-Y2中所示的装置是形成于半导体配置100的第二区102B中。一些实施例中，第一区102A包含具有第一掺质类型的装置，且第二区102B包含具有第二掺质类型的装置，其与第一掺质类型不同。参照图1，根据一些实施例，示出用于形成半导体配置100的多个层。此多个层形成于半导体层105上。一些实施例中，半导体层105是基底的一部分，其包含至少一外延层、一单晶半导体材料、一绝缘体上覆硅(silicon-on-insulator,SOI)结构、一晶圆、或由晶圆形成的一晶粒。前述的单晶半导体材料如下，其作为范例而非限制：Si、Ge、SiGe、InGaAs、GaAs、InSb、GaP、GaSb、InAlAs、GaSbP、GaAsSb、及InP。一些实施例中，半导体层105包含结晶硅。一些实施例中，半导体配置100包括以纳米结构为主的晶体管。此处使用的纳米结构是指大致上平坦、几乎二维的结构，例如有时称作纳米片的结构、以及规模(magnitude)类似的二维结构，例如有时称作纳米线的结构。本文档来自技高网...

【技术保护点】
1.一种半导体配置的形成方法，包括：/n形成一第一鳍片于一半导体层上；/n形成一第一牺牲栅极结构于该第一鳍片的一第一部分上；/n形成一第一侧壁间隔物，邻近该第一牺牲栅极结构；/n移除该第一牺牲栅极结构，以形成由该第一侧壁间隔物所定义的一第一栅极空腔；/n执行一第一扩散制程以形成包括一第一掺质的一第一掺杂区，其位于暴露在该第一栅极空腔中的该第一鳍片的一第二部分中；以及/n形成一第一栅极结构于该第一掺杂区上的该第一栅极空腔中。/n

【技术特征摘要】
20181130 US 62/773,301;20190606 US 16/433,3761.一种半导体配置的形成方法，包括：
形成一第一鳍片于一半导体层上；
形成一第一牺牲栅极结构于该第一鳍片的一第一部分上；<...

【专利技术属性】
技术研发人员：张毅敏，程仲良，张翔笔，曹学文，方子韦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71