一种半导体器件及其制作方法、集成电路和电子设备技术

本发明专利技术公开一种半导体器件及其制作方法、集成电路和电子设备，涉及半导体器件技术领域，用以抑制环栅晶体管漏电问题的产生。该半导体器件的制作方法包括：提供一衬底；在衬底上形成立体沟道结构、源极结构和漏极结构，源极结构和漏极结构均与立体沟道结构连接；立体沟道结构采用离子扩散方式或原位掺杂方式形成；在立体沟道结构上形成栅极结构，获得环栅晶体管。本发明专利技术提供的半导体器件及其制作方法、集成电路和电子设备用于半导体器件及集成电路的制作。

A semiconductor device and its manufacturing method, integrated circuit and electronic equipment

【技术实现步骤摘要】
一种半导体器件及其制作方法、集成电路和电子设备
本专利技术涉及半导体器件
，尤其涉及一种半导体器件及其制作方法、集成电路和电子设备。
技术介绍
环栅晶体管是通过控制输入回路的电场效应来控制输出回路电流的一种半导体器件。环栅晶体管由于具有较好的沟道静电完整性、漏电流控制和载流子一维弹道输运等优点被广泛应用于集成电路中。但是，随着环栅晶体管栅极结构长度的不断减小，环栅晶体管的源极结构和漏极结构的漏电问题日益严重，从而影响半导体器件的性能。
技术实现思路
本专利技术的目的在于提供一种半导体器件及其制作方法、集成电路和电子设备，用以抑制环栅晶体管漏电问题的产生，保证半导体器件的性能。为了实现上述目的，本专利技术提供一种半导体器件的制作方法。该半导体器件的制作方法包括：提供一衬底；在所述衬底上形成立体沟道结构、源极结构和漏极结构，所述源极结构和所述漏极结构均与所述立体沟道结构连接；所述立体沟道结构采用离子扩散方式或原位掺杂方式形成；在所述立体沟道结构上形成栅极结构，获得环栅晶体管。与现有技术相比，本专利技术提供的半导体器件的制作方法，采用离子扩散方式或原位掺杂方式形成的立体沟道结构，能够抑制源极结构和漏极结构所掺杂的载流子向立体沟道结构扩散，从而降低漏电问题的产生几率。不仅如此，当立体沟道结构采用离子扩散方式或原位掺杂方式形成时，尤其是离子扩散，不容易破坏立体沟道结构的晶格，从而保证立体沟道结构载流子迁移率。由此可见，本专利技术提供的半导体器件的制作方法可以提高半导体器件的性能。此外，当立体沟道结构通过离子扩散方式或原位掺杂方式形成时，可以通过调节离子扩散工艺或原位掺杂工艺中的掺杂浓度和退火温度，实现对半导体器件驱动电流和阈值电压的调节。本专利技术还提供一种半导体器件。该半导体器件采用上述的半导体器件的制作方法制作而成。与现有技术相比，本专利技术提供的半导体器件的有益效果与上述技术方案所述半导体器件的制作方法的有益效果相同，在此不做赘述。本专利技术还提供一种集成电路。该集成电路包括至少一个上述的半导体器件。与现有技术相比，本专利技术提供的集成电路的有益效果与上述技术方案所述半导体器件的制作方法的有益效果相同，在此不做赘述。本专利技术还提供一种电子设备。该电子设备包括上述集成电路。与现有技术相比，本专利技术提供的电子设备的有益效果与上述技术方案所述半导体器件的制作方法的有益效果相同，在此不做赘述。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1为现有技术中纳米片式环栅晶体管的结构示意图；图2为本专利技术实施例提供的半导体器件的制作方法流程图；图3为本专利技术实施例提供的在衬底上形成立体沟道结构、源极结构和漏极结构的流程图；图4为本专利技术实施例提供的当第二半导体材料层为离子扩散方式形成的掺杂半导体材料层时获得半导体叠层结构的流程图；图5为本专利技术实施例提供的提供一衬底的示意图；图6为本专利技术实施例提供的对该衬底进行掺杂的示意图；图7为本专利技术实施例提供的在衬底上交替形成第一半导体材料层和本征半导体材料层的示意图；图8为本专利技术实施例提供的对交替形成的第一半导体材料层和本征半导体材料层进行热扩散的示意图；图9为本专利技术实施例提供的形成源极结构和形成漏极结构的示意图；图10为本专利技术实施例提供的源极形成区和漏极形成区退火过程示意图；图11为本专利技术实施例提供的形成立体沟道结构示意图；图12为本专利技术实施例提供的在立体沟道结构上形成栅极结构的示意图；图13为本专利技术实施例提供的衬底掺杂与漏电流的关系示意图。附图标记：10-衬底，20-栅极结构，30-源极结构，40-漏极结构，50-立体沟道结构，60-叠层结构，601-第一半导体材料层，602-第二半导体材料层，A-源极形成区，B-漏极形成区，C-沟道形成区。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在附图中示出本专利技术实施例的各种示意图，这些图并非按比例绘制。其中，为了清楚明白的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。以下，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。此外，本专利技术中，“上”、“下”等方位术语是相对于附图中的部件示意置放的方位来定义，应当能理解到，这些方向性术语是相对概念，它们用于相对的描述和澄清，其可以根据附图中部件所放置的方位变化而相应地发生变化。随着集成电路微缩技术的持续发展，半导体器件从平面结构发展到环栅晶体管。图1示出一种纳米片式环栅晶体管的结构示意图。如图1所示，该纳米片式环栅晶体管包括位于半导体衬底10上方的栅极结构20、源极结构30、漏极结构40和立体沟道结构50。该立体沟道结构50悬置在半导体衬底10上方，所谓悬置是指立体沟道结构50与半导体衬底10的表面之间存在空隙。该空隙内有可能被其他绝缘材料填充。源极结构30、漏极结构40位于立体沟道结构50的两侧。栅极结构20环绕在立体沟道结构50表面，使得立体沟道结构50被栅极结构20完全覆盖。工作时，被栅极结构20环绕的立体沟道结构50会形成导电沟道，使得源极结构30和漏极结构40的载流子可以通过导电沟道传输。如图1所示，基于半导体器件尺寸不断缩小的需求，环栅晶体管的栅极结构20长度不断减小，导致环栅晶体管的源极结构30和漏极结构40的漏电问题日益严重，从而影响半导体器件的性能。如图1所示，环栅晶体管产生源极结构30和漏极结构40漏电问题的一个重要原因是，在制作环栅晶体管的源极结构30和漏极结构40时，通常采用离子注入等方式进行载流子的掺杂，再经过退火处理，形成源极结构30和漏极结构40。在进行退火处理过程中，源极结构30和漏极结构40所掺杂的载流子被激活，并在热能的推动下向更深和更广扩散。此时，会有部分源极结构30和漏极结构40掺杂的载流子横向扩散到衬底10表面和立体沟道结构50中。这种情况下，环栅晶体管工作时，会因衬底10表面和立体沟道结构50中掺杂有与源极结构30和漏极结构40所掺杂的载流子极性相同的载流子，从而产生源本文档来自技高网...

【技术保护点】
1.一种半导体器件的制作方法，其特征在于，包括：/n提供一衬底；/n在所述衬底上形成立体沟道结构、源极结构和漏极结构，所述源极结构和所述漏极结构均与所述立体沟道结构连接；所述立体沟道结构采用离子扩散方式或原位掺杂方式形成；/n在所述立体沟道结构上形成栅极结构，获得环栅晶体管。/n

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：
提供一衬底；
在所述衬底上形成立体沟道结构、源极结构和漏极结构，所述源极结构和所述漏极结构均与所述立体沟道结构连接；所述立体沟道结构采用离子扩散方式或原位掺杂方式形成；
在所述立体沟道结构上形成栅极结构，获得环栅晶体管。


2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述立体沟道结构采用热扩散方式形成。


3.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述环栅晶体管为鳍状晶体管或全环栅晶体管。


4.根据权利要求1所述的半导体器件的制作方法，其特征在于，在所述衬底上形成立体沟道结构、源极结构和漏极结构包括：
在所述衬底上交替形成第一半导体材料层和第二半导体材料层获得半导体叠层结构；所述半导体叠层结构具有沟道形成区、源极形成区和漏极形成区；所述第二半导体材料层为离子扩散方式形成的掺杂半导体材料层或者所述第二半导体材料层为原位掺杂方式形成的掺杂半导体材料层；
对所述源极形成区进行处理形成所述源极结构，对所述漏极形成区进行处理形成所述漏极结构；
去除每层所述第一半导体材料层位于所述沟道形成区的部分，形成所述立体沟道结构。


5.根据权利要求4所述的半导体器件的制作方法，其特征在于，当所述第二半导体材料层为原位掺杂方式形成的...

【专利技术属性】
技术研发人员：顾杰，张青竹，张兆浩，殷华湘，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11