集成电路芯片装置及相关产品制造方法及图纸

本披露提供一种集成电路芯片装置及相关产品，所述集成电路芯片装置包括：主处理电路以及多个基础处理电路；所述多个基础处理电路呈h*w阵列分布；每个基础处理电路与相邻的其他基础处理电路连接，所述主处理电路通过竖向数据输入接口连接第1行的w个基础处理电路、第h行的w个基础处理电路，所述主处理电路通过横向输入接口连接第1列的h个基础处理电路。本披露提供的技术方案具有计算量小，功耗低的优点。

Integrated circuit chip device and related products

【技术实现步骤摘要】
集成电路芯片装置及相关产品
本披露涉及神经网络领域，尤其涉及一种集成电路芯片装置及相关产品。
技术介绍
人工神经网络(ArtificialNeuralNetwork，即ANN)，是20世纪80年代以来人工智能领域兴起的研究热点。它从信息处理角度对人脑神经元网络进行抽象，建立某种简单模型，按不同的连接方式组成不同的网络。在工程与学术界也常直接简称为神经网络或类神经网络。神经网络是一种运算模型，由大量的节点(或称神经元)之间相互联接构成。现有的神经网络的运算基于CPU(CentralProcessingUnit，中央处理器)或GPU(英文：GraphicsProcessingUnit，图形处理器)来实现神经网络的运算，此种运算的计算量大，功耗高。
技术实现思路
本披露实施例提供了一种集成电路芯片装置及相关产品，可提升计算装置的处理速度，提高效率。第一方面，提供一种集成电路芯片装置，所述集成电路芯片装置包括：主处理电路以及多个基础处理电路；所述多个基础处理电路呈阵列分布；每个基础处理电路与相邻的其他基础处理电路连接，所述主处理电路连接第1行的n个基础处理电路、第m行的n个基础处理电路以及第1列的m个基础处理电路；所述主处理电路，用于执行神经网络运算中的各个连续的运算以及和与其相连的所述基础处理电路传输数据；所述多个基础处理电路，用于依据传输的数据以并行方式执行神经网络中的运算，并将运算结果通过与所述主处理电路连接的基础处理电路传输给所述主处理电路。第二方面，提供一种神经网络运算装置，所述神经网络运算装置包括一个或多个第一方面提供的集成电路芯片装置。第三方面，提供一种组合处理装置，所述组合处理装置包括：第二方面提供的神经网络运算装置、通用互联接口和通用处理装置；所述神经网络运算装置通过所述通用互联接口与所述通用处理装置连接。第四方面，提供一种芯片，所述芯片集成第一方面的装置、第二方面的装置或第三方面的装置。第五方面，提供一种电子设备，所述电子设备包括第四方面的芯片。第六方面，提供一种神经网络的运算方法，所述方法应用在集成电路芯片装置内，所述集成电路芯片装置包括：第一方面所述的集成电路芯片装置，所述集成电路芯片装置用于执行神经网络的运算。可以看出，通过本披露实施例，提供数据转换运算电路将数据块的类型进行转换后运算，节省了传输资源以及计算资源，所以其具有功耗低，计算量小的优点。附图说明图1a是一种集成电路芯片装置结构示意图。图1b是另一种集成电路芯片装置结构示意图。图1c是一种基础处理电路的结构示意图。图1d是一种主处理电路的结构示意图。图1e为一种定点数据类型的示意结构图。图2a是一种基础处理电路的使用方法示意图。图2b是一种主处理电路传输数据示意图。图2c是矩阵乘以向量的示意图。图2d是一种集成电路芯片装置结构示意图。图2e是又一种集成电路芯片装置结构示意图。图2f是矩阵乘以矩阵的示意图。图3a为卷积输入数据示意图。图3b为卷积核示意图。图3c为输入数据的一个三维数据块的运算窗口示意图。图3d为输入数据的一个三维数据块的另一运算窗口示意图。图3e为输入数据的一个三维数据块的又一运算窗口示意图.图4a为神经网络正向运算示意图。图4b为神经网络反向运算示意图。图4c为本披露还揭露了一个组合处理装置结构示意图。图4d为本披露还揭露了一个组合处理装置另一种结构示意图。图5a为本披露实施例提供的一种神经网络处理器板卡的结构示意图；图5b为本披露实施例流提供的一种神经网络芯片封装结构的结构示意图；图5c为本披露实施例流提供的一种神经网络芯片的结构示意图；图6为本披露实施例流提供的一种神经网络芯片封装结构的示意图；图6a为本披露实施例流提供的另一种神经网络芯片封装结构的示意图。具体实施方式为了使本
的人员更好地理解本披露方案，下面将结合本披露实施例中的附图，对本披露实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本披露一部分实施例，而不是全部的实施例。基于本披露中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本披露保护的范围。在第一方面提供的装置中，所述主处理电路，用于获取待计算的数据块以及运算指令，通过所述数据类型运算电路将所述待计算的数据块转换成定点类型的数据块，依据该运算指令对所述定点类型的待计算的数据块划分成分发数据块以及广播数据块；对所述分发数据块进行拆分处理得到多个基本数据块，将所述多个基本数据块分发至与其连接的基础处理电路，将所述广播数据块广播至与其连接的基础处理电路；所述基础处理电路，用于对所述基本数据块与所述广播数据块以定点数据类型执行内积运算得到运算结果，将所述运算结果发送至所述主处理电路；或将所述基本数据块与所述广播数据块转发给其他基础处理电路以定点数据类型执行内积运算得到运算结果，将所述运算结果发送至所述主处理电路；所述主处理电路，用于通过所述数据类型运算电路将对所述运算结果转换成浮点类型数据，将浮点类型数据处理得到所述待计算的数据块以及运算指令的指令结果。在第一方面提供的装置中，所述主处理电路，具体用于将所述广播数据块通过一次广播发送至与其连接的所述基础处理电路。在第一方面提供的装置中，所述基础处理电路，具体用于将所述基本数据块与所述广播数据块以定点数据类型执行内积处理得到内积处理结果，将所述内积处理结果累加得到运算结果，将所述运算结果发送至所述主处理电路。在第一方面提供的装置中，所述主处理电路，用于在如所述运算结果为内积处理的结果时，对所述运算结果累加后得到累加结果，将该累加结果排列得到所述待计算的数据块以及运算指令的指令结果。在第一方面提供的装置中，所述主处理电路，具体用于将所述广播数据块分成多个部分广播数据块，将所述多个部分广播数据块通过多次广播至所述基础处理电路；所述多个部分广播数据块组合形成所述广播数据块。在第一方面提供的装置中，所述基础处理电路，具体用于将所述部分广播数据块与所述基本数据块以定点数据类型执行一次内积处理后得到内积处理结果，将所述内积处理结果累加得到部分运算结果，将所述部分运算结果发送至所述主处理电路。在第一方面提供的装置中，所述基础处理电路，具体用于复用n次该部分广播数据块执行该部分广播数据块与该n个基本数据块内积运算得到n个部分处理结果，将n个部分处理结果分别累加后得到n个部分运算结果，将所述n个部分运算结果发送至主处理电路，所述n为大于等于2的整数。在第一方面提供的装置中，所述主处理电路包括：主寄存器或主片上缓存电路；所述基础处理电路包括：基本寄存器或基本片上缓存电路。在第一方面提供的装置中，所述主处理电路包本文档来自技高网...

【技术保护点】
1.一种集成电路芯片装置，其特征在于，所述集成电路芯片装置包括：主处理电路以及多个基础处理电路；/n所述多个基础处理电路呈h*w阵列分布；每个基础处理电路与相邻的其他基础处理电路连接，所述主处理电路通过竖向数据输入接口连接第1行的w个基础处理电路、第h行的w个基础处理电路，所述主处理电路通过横向输入接口连接第1列的h个基础处理电路；/n所述主处理电路，用于执行神经网络运算中的各个连续的运算以及和与其相连的所述基础处理电路传输数据；/n所述多个基础处理电路，用于依据传输的数据以并行方式执行神经网络中的运算，并将运算结果通过与所述主处理电路连接的基础处理电路传输给所述主处理电路。/n

【技术特征摘要】
1.一种集成电路芯片装置，其特征在于，所述集成电路芯片装置包括：主处理电路以及多个基础处理电路；
所述多个基础处理电路呈h*w阵列分布；每个基础处理电路与相邻的其他基础处理电路连接，所述主处理电路通过竖向数据输入接口连接第1行的w个基础处理电路、第h行的w个基础处理电路，所述主处理电路通过横向输入接口连接第1列的h个基础处理电路；
所述主处理电路，用于执行神经网络运算中的各个连续的运算以及和与其相连的所述基础处理电路传输数据；
所述多个基础处理电路，用于依据传输的数据以并行方式执行神经网络中的运算，并将运算结果通过与所述主处理电路连接的基础处理电路传输给所述主处理电路。


2.根据权利要求1所述的集成电路芯片装置，其特征在于，
所述主处理电路，用于获取待计算的数据块以及运算指令，如果所述运算指令为矩阵S乘以矩阵P，主处理单路的控制电路将矩阵S的部分或全部行中的数据通过横向数据输入接口发送给第1列的h个基础处理电路；将所述矩阵P中的部分或全部列中的数据通过竖向数据输入接口发送给第1行的w个基础处理电路、第h行的w个基础处理电路。


3.根据权利要求2所述的集成电路芯片装置，其特征在于，
所述主处理单路的控制电路，具体用于将矩阵P中几列数据每次各发送一个数或者一部分数给某个基础处理电路。


4.根据权利要求2所述的集成电路芯片装置，其特征在于，
所述基础处理电路，用于接收到矩阵S的数据后，将矩阵S的数据通过其横向的数据输出接口传输给其相连接的下一个基础处理电路；接收到矩阵P的数据后，将该数据通过其竖向的数据输出接口传输给与其相连接的下一个基础处理电路。


5.根据权利要求1所述的集成电路芯片装置，其特征在于，
所述基础处理电路，具体用于每次计算一组或多组两个数据的乘法，然后将结果累加到寄存器和或片上缓存上；
或所述基础处理电路，具体用于每次计算一组或多组两个向量的内积，然后将结果累加到寄存器和或片上缓存上；
基础处理电路，还用于计算出结果后，将结果从数据输出接口传输出去。


6.根据权利要求1所述的集成电路芯片装置，其特征在于，
所述基础处理电路，具体用于如果该基础处理电路有直接与主处理电路相连接的输出接口则从该输出接口传输结果，如果没有，则向着能够直接向主处理电路输出的基础处理电路的方向输出结果；
所述基础处理电路，还用于接收到来自其他基础处理电路的计算结果之后，将该计算结果传输给与其相连接的其他基础处理电路或者主处理电路。


7.根据权利要求2所述的集成电路芯片装置，其特征在于，
所述集成电路芯片装置，还用于如果所述运算指令为全连接运算，如果全连接层的输入数据是一个向量，则以全连接层的权值矩阵作为矩阵S，输入向量作为向量P；如果全连接层的输入数据是一个矩阵、，则以全连接层的权值矩阵作为矩阵S，输入数据作为矩阵P。


8.根据权利要求1所述的集成电路芯片装置，其特征在于，
所述主处理电路，用于获取待计算的数据块以及运...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：中科寒武纪科技股份有限公司，
类型：发明
国别省市：北京;11